Weiß es jemand woran es liegen kann, dass ISE bei der Synthese die Logik als BlockRAM erkennt, aber nach dem Implement-Design Vorgang diese wegoptimiert. Bzw. kann man es ISE verbieten, diese weg zu optimieren, wenn man im Blockram nur bestimmte statische Sachen ablegen möchte?
Hat sich erledigt, wurde anscheinend mein Gehirn wegoptimiert. Die BRAMS sind doch noch da.
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.