www.mikrocontroller.net

Forum: FPGA, VHDL & Co. Precompiled Libs für Modelsim 6.2g und ISE 9.1


Autor: Matthias (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo,

ich habe hier auf dem Rechner ein Modelsim III XE 6.2g installiert und 
dazu ISE 9.1. Wenn ich nach den Precompiled Libraries für den MOdelsin 
suche, finde ich Libs für VErsion 6.2c und ISE 9.1 und Version 6.2g und 
ISE 9.2 . Ich habe inzwischen schon beide Versionen einmal eingespielt 
und bekomme jetzt den Fehler:

"Error: (vcom-13) Recompile 
C:/Modeltech_xe/xilinx/vhdl/xilinxcorelib.blkmemdp_v6_3 because 
C:\Modeltech_xe\win32xoem/../ieee.std_logic_1164 has changed."

Ich bin jetzt ziemlich verwirrt, weil ich keine Version XE 6.2g/ISE 9.1 
finde/habe. Wie muss ich das einrichten, damit es funktioniert?

Danke, Matthias

Autor: FPGA Spezialist (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Sowas habe ich z.T: wenn die Reihenfolge der zu compilierenden files 
nicht stimmt. die müssen "bottm - up" angeordnet sein, also erst die 
Untermodule, der die Hauptmodule.

Autor: Matthias (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Sorry, hab das Problem schon gelöst, komme aber erst jetzt dazu, zu 
schreiben. Das Verhalten war das Resultat davon, dass wir einmal 
Modelsim XE und einmal SE haben und man dann beim Anlegen eines neuen 
Projekts aufpassen muss, welche modelsim.ini Datei als Vorbild einstellt 
ist.

Für das XE 6.2g habe ich jetzt die zugehörigen Libs installiert, da 
steht zwar ISE 9.2 beim Download und ich hab nur 9.1 am Rechner, aber 
bis jetzt hat es kein Problem gegeben.

Jetzt wäre noch eine gute Lösung für den Fall, dass man von XE auf SE 
oder umgekehrt umsteigen will (wir haben ja in SE zb schon einen Bug 
gefunden, in XE hat sich die Simulation genau so verhalten, wie gedacht, 
in SE wurde der sequentielle Prozess aus irgendeinem Grund nicht bei 
jedem Taktzyklus ausgewertet, dabei war das Clk-Signal in der 
Sensitivity List), aber das eilt nicht und ich schau mal, ob ich ein 
Makefile dafür zusammenbekomme.

Autor: Fpga Kuechle (fpgakuechle) Benutzerseite
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Der ISE liegt das tool compxlib bei, das compiliert die Xilinx 
Bibliotheken
für modelsim etc.. Compxlib kümmert sich selber um die 
Compilereihenfolge.

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.