Xilinx Fifo Generator Probleme

[Sven (Gast)]

Hallo,

ich bin Neuling auf dem VHDL Gebiet und habe eine Frage zum Xilinx Core 
Generator.

Ich will eine FIFO mit dem Fifo Generator 2.3 basteln. Die Fifo hat 2 
Takte für Lesen und Schreiben, 8 Bit Ein- und 64 Bit Ausgang und Platz 
für > 24 KiloBytes.
Das Generieren dauert ewig. Der Fortschrittsbalken steht seit Stunden 
auf 97%, aber das Programm (xst) ist nicht abgestürzt (laut 
Taskmanager).
Eine ähnliche FIFO mit 64 Bit Ein- und 8 Bit Ausgang wurde innerhalb 
weniger Minuten generiert. Weiß jemand, woran das liegt?

Mfg

[Jan M. (mueschel)]

Ich wage zu behaupten: xst ist abgestuerzt.
Es kann aber auch sein, dass dieser Fifo gar nicht in dein FPGA passt. 
Welches Modell hast du eingestellt?

[Sven (Gast)]

Hallo,

also ich wähle
"Read Mode - Standard FIFO"
"independet clocks - block ram"
"Write width: 8"
"Read width: 64"
"Write Depth: 2097152"

kann es an der Größe der FIFO liegen? Wähle ich bei Write width nur 
32.576, dauert das Generieren wenige Minuten. Bei 2097152 wird xst nie 
fertig.

Gibt "Write width" die Anzahl Bits oder die Anzahl Datenworte mit meienr 
eingestellten Breite an? Wenn letzteres der Fall ist, passt das wohl 
echt nicht auf den FPGA :)

[Sven (Gast)]

... meinte im letzten Absatz "Write depth", nicht "Write width"

[Falk B. (falk)]

@ Jan M. (mueschel)

>Ich wage zu behaupten: xst ist abgestuerzt.

jep.

>Es kann aber auch sein, dass dieser Fifo gar nicht in dein FPGA passt.

Das interessiert den Core Generator keine Sekunde.

@ Sven (Gast)

>kann es an der Größe der FIFO liegen? Wähle ich bei Write width nur
>32.576, dauert das Generieren wenige Minuten. Bei 2097152 wird xst nie
>fertig.

Ohh Mann. hast du eine Idee, wie gross so ein FIFO mit über ZWEI 
MILLIONEN Worten ist? Das passt in kein FPGA! Schau mal wieviel BRAM 
dein FPGA hat uns staune.
Allerdings ist es auch schwach von Xilinx, das nicht sauber abzufangen. 
Aber bei der Softwarequalität, die Xilinx in den letzten Jahren 
geliefert hat, wundert mich das nicht :-(

>Gibt "Write width" die Anzahl Bits oder die Anzahl Datenworte mit meienr

Was sagt wohl dein Wörterbuch? Width = Breite, als Breite der 
Datenbusse.

>eingestellten Breite an? Wenn letzteres der Fall ist, passt das wohl
>echt nicht auf den FPGA :)

MFG
Falk

[Sven (Gast)]

@falk
dass width die Breite ist, ist mir klar. Meinte auch "Write Depth", 
siehe letzter Beitrag.

Dass mit den 2097152 war ein Fehler meinerseits, ich meinte 262144. Kein 
Wunder, dass das nicht auf den FPGA passt (tja, Anfängerfehler).

[Falk B. (falk)]

@ Sven (Gast)

>dass width die Breite ist, ist mir klar. Meinte auch "Write Depth",

Das sagt dir auch dein Wörterbuch. Depth = Tiefe, also wieviele 
Datensätze/Worte maximal gespeichert werden können.

MFG
Falk

[Sven (Gast)]

@falk
es könnte sich aber auch um die Anzahl Bits handeln, die gespeichert 
werden können.
Als Anfänger ist das für mich nicht sofort einzusehen, dass sich der 
Wert auf "Anzahl Datenworte" bezieht. In den FIFO Generator PDFs fand 
ich dazu auch nix. Danke aber für die Hinweise. Es klappt nun

Mfg