Forum: FPGA, VHDL & Co. Ausgangszustand bei Powerup


von Stefan M. (chiller)


Lesenswert?

Hallo zusammen!

Ich hab ein Problem mit dem Lattice CPLD LC4128.
Beim Powerup (3,3V) geht ein Ausgang kurzzeitig (µs) in einen Zustand, 
bei der er Vcc Spannung (zu dem Zeitpunkt ziwschen 1 und 2V) folgt.
Danach ist der Ausgang Low.
Das nachfolgende Schaltungmodul erkennt aber die Flanke und reagiert 
entsprechend.
Ich hab schon versucht im Code einen Wert als Default zu setzen aber das 
bringt nichts. Genauso habe ich versucht Register powerup Einstellungen 
zu verändern, das war aber ebenso erfolglos.

Ich wäre schneller Hilfe sehr dankbar :)

VG

Stefan

von GPS (Gast)


Lesenswert?

Das wird schwierig. Offenbar in Zwischenzustand beim Powerup. Ein 
externes  UND Gatter waere wahrscheinlich die Loesung, oder ein Power up 
sequenzer, der das Andere nach dem CPLD einschaltet

von Stefan M. (chiller)


Lesenswert?

Oh-ha,
das ist nicht gut; aus bestimmten Gründen kann ich keine Bauteile 
hinzufügen. Ich müsste das Problem per Software/CPLD-Einstellungen 
lösen...
Oder defintiv wissen, dass es nicht geht. Ein Pull-Down bringt auch 
nichts.

von jf (Gast)


Angehängte Dateien:

Lesenswert?

Doch, ein Pull down bringt was, siehe Technote, S. 2.

von Stefan M. (chiller)


Lesenswert?

richtig :)

Intern ist ein Pull-Up geschalten.
Der Widerstand des externen Pull-Down muss nur klein genug sein.


Problem behoben - Danke!

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.