Hallo zusammen, In meiner Aufgabe, wenn Slaves und Master kommunizieren, möchte ich das Verhalten von Slaves(wie sie reagieren auf ein bestimmtes Master request) mit FPGA (ALTERA cyclone)nachbilden/simulieren. Was ist die beste Lösung? Verilog Programme schreiben oder dirckt zeichnen. MfG Obena
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.