LVDS Konfiguration im SPARTAN3

[GS (Gast)]

Hallo Newsgroup,

ich habe eine Frage bezüglich der Verwendung von Ein- oder Ausgängen als 
LVDS-Revceiver oder Transmitter.

XILINX erlaubt im SPARTAN3 seine I/O's als "LVDS25" zu konfigurieren, 
erwartet also für VCCIO=VCCAUX=2.5V, soweit ich das richtig verstanden 
habe.

Weiß jemand was beim SPARTAN3 passiert, wenn die betroffene Bank des 
LVDS Ein- oder Ausganges mit VCCIO=3.3V betrieben wird ?

Die angeschlossene Hardware (SN65LVDS179) basiert ebenfalls auf 3.3V als 
Versorgungsstandard ?

Im Voraus Danke und
Grüße
GS

[Falk B. (falk)]

@ GS (Gast)

>Weiß jemand was beim SPARTAN3 passiert, wenn die betroffene Bank des
>LVDS Ein- oder Ausganges mit VCCIO=3.3V betrieben wird ?

Kaputt geht es sicher nicht, kann aber komisch laufen. Ist nicht zu 
empfehlen.

>Die angeschlossene Hardware (SN65LVDS179) basiert ebenfalls auf 3.3V als
>Versorgungsstandard ?

Nöö, das ist die Versorgungsspannung des ICs. Das heisst noch lange 
nicht, dass der 3,3V auf der LVDS Seite ausspuckt. Macht er auch nicht, 
wie ein Blick in Datenblatt verrät.

Seite 4, Vy and Vz, Driver output voltage

Also klemm am FPGA 2,5V an und alles wird gut.

MfG
Falk

[GS (Gast)]

Hallo Falk,

vielen Dank für Deine ehrliche Antwort. Das sind wohls so die kleinen 
Fettnäpfchen, die man bei all der "freien Programmierbarkeit" der FPGA's 
so leicht übersieht. Wenn dann noch gehäusesabhängige Ausnahmen bei der 
VCCIO-Bankzuordnungen dazukommen wird das Ganze richtig interessant :)

Gruß
Guido