Datum: 22.11.2007 19:10
Hi, jetzt hat es mich beruflich doch mit dem C167 erwischt... Lt. http://informatik.uni-lueneburg.de/Mar2002Welge/MC... S.33 steht im zweiten Absatz, dass wenn die CPU eine durch einen Trap ausgelöste ISR ausführt, die Abarbeitung durch einen NIEDER-PRIORISIERTEN Interrupt unterbrochen werden kann. Ist das richtig? Müsste nicht höher-priorisiert da stehen? Wenn doch richtig, wieso? Danke && Grüße Olaf
Datum: 22.11.2007 19:41
Hallo Olaf, Ja das stimmt, weil einen software Trap mit Interrupt level 0 und Group level 0, aus gefuhrt werden. Alle Harwdare Traps/Interrups haben einen höhere Priority. Grüße Mark,
Email-Benachrichtigung aktivierenAntwort schreiben
Die Angabe einer Email-Adresse ist freiwillig. Wenn Sie automatisch per Email über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.
Wichtige Regeln - erst lesen, dann posten!
- Suchfunktion und Betreffsuche benutzen - vielleicht gibt es schon einen ähnlichen Beitrag
- Aussagekräftigen Betreff wählen
- Im Betreff angeben um welchen Controllertyp es geht (AVR, PIC, ...)
- Groß- und Kleinschreibung verwenden
- Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang
- JPEG-Dateien (.jpg) nur für Fotos und Scans verwenden
- Schaltpläne, Screenshots usw. als PNG oder GIF anhängen
Formatierung (mehr Informationen...)
- [c]C-Code[/c]
- [avrasm]AVR-Assembler-Code[/avrasm]
- [pre]vorformatierter Text (z.B. Code in anderen Sprachen)[/pre]
- [math]Formel in LaTeX-Syntax[/math]
- [[Titel]] - Link zu Artikel