www.mikrocontroller.net

Forum: FPGA, VHDL & Co. Taktung und Stromverbrauch


Autor: Philip Kirchhoff (plip)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Der Energiebedarf eines Moduls auf einem FPGA nimmt ja mit Freuenz der 
Verarbeitung zu. Ist dieser Zusammenhang eigentlich linear?
Hintergrund: Ich habe mehrere Module, die in einer bestimmten 
Zeit(zwischen zwei Eingangssamples) ihre Arbeit verrichtet haben müssen. 
Diese Module brauchen aber unterschiedlich lange. Wenn ich also alle so 
langsam wie möglich arbeiten lassen möchte, benötige ich mehrere Takte.
Deshalb frage ich mich ob es vom Energiebedarf einen Unterschied macht, 
ob ein Modul über den zur Verfügung stehenden Zeitraum langsam arbeitet, 
oder halt ein bisschen schneller und dafür den Rest der Zeit ruht. Dann 
könnte ich ja für alle Module denselben Takt verwenden, der sich nach 
dem Modul mit der längsten Bearbeitungsdauer richtet.

Autor: Falk Brunner (falk)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
@ Philip Kirchhoff (plip)

>Der Energiebedarf eines Moduls auf einem FPGA nimmt ja mit Freuenz der
>Verarbeitung zu. Ist dieser Zusammenhang eigentlich linear?

Ja, weil es CMOS ist.

>langsam wie möglich arbeiten lassen möchte, benötige ich mehrere Takte.

Vorsicht!

Taktung FPGA/CPLD

>Deshalb frage ich mich ob es vom Energiebedarf einen Unterschied macht,
>ob ein Modul über den zur Verfügung stehenden Zeitraum langsam arbeitet,
>oder halt ein bisschen schneller und dafür den Rest der Zeit ruht.

Ist im Wesentlichen gleich, weil die Anzahl der Signalwechsel gleich 
ist.

>könnte ich ja für alle Module denselben Takt verwenden, der sich nach
>dem Modul mit der längsten Bearbeitungsdauer richtet.

Das sollte man auch.

MFG
Falk

Autor: Philip Kirchhoff (plip)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Ok, dachte mir schon, dass das die sauberste Lösung ist.

Danke!

Autor: HildeK (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
>Deshalb frage ich mich ob es vom Energiebedarf einen Unterschied macht,
>ob ein Modul über den zur Verfügung stehenden Zeitraum langsam arbeitet,
>oder halt ein bisschen schneller und dafür den Rest der Zeit ruht.

Im Spitzenstrom macht es schon einen Unterschied. Wenn der zeitliche 
Abstand deiner Eingangssamples genügend klein ist, kann das durch die 
Blockkondensatoren aufgefangen werden.

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.