Cyc. II FPGA S. K.+TRDB_LCM Display-merkwürdiges Verhallten

[Korney (Gast)]

Hallo Allerseits,

Ich habe mir vorige Woche auch ein Cyclone II FPGA Starter Development 
Kit + TRDB_LCM Display gekauft und mich gleich daran gemacht eine 
Ansteuerung für das TFT zu entwerfen.

Der erste Test mit einfach 3 Farbbalken untereinander (R,G,B) hat 
funktioniert. Ich betreibe das Display (320*200) im "throgh mode", 
Format NTSC/QVGA und Non-interlaced.(Reg2: X"0A"; , Reg3: X"31";).
Schreiben und Lesen der Register mit dem 3W-Interface funktioniert.

Voller Freude habe ich mich der Aufgange gestellt, ein Bild anzeigen zu 
lassen. Da der CycII nicht genug internen M4K Ram für ein Vollständiges 
Bitmap (960*320*8) Bits hat, habe ich nur jede 2te Zeile gespeichert und 
jedweils die Zeilen doppelt ausgegeben.

Das Resultat ist im Anhang zu sehen, es gibt ein großes Problem mit den 
Farben. (Mich erinnert es ein wenig an die gute, alte C64 Zeit ;) )

Da ich in der Ansteuerung mit dem Ram aber keinen Fehler finden konnte, 
habe ich meinen Farbbalkengenerator einfach um die Helligkeit erweitert. 
Also Rot ganz dunkel -> Rot ganz hell, Grün ganz dunkel,...

Auch da ergibt sich wieder das gleiche Problem. Momentan komme ich 
einfach nicht weiter, da es sich ja nicht um eine Leitungsunterbrechung 
(falsches Assigment) handeln kann (R,G und B werden jeweils bei 0XFF 
korrekt hell dargestellt)
Am Timing selbst kann es eigentlich auch nicht liegen, da sonst das Bild 
eigentlich nicht dargestellt werden könnte.

Auch die Simulation hat funktioniert...

[Korney (Gast)]

Ich Steuer das TFT jetzt immer mit RGB,RGB,RGB an. Im Datenblatt steht 
aber etwas von:
odd Line: R G B R G B
even Line: G B R G B R

Aber das kann auch nicht der Fehler sein da sich die Farben dann ja jede 
Zeile ändern müssten.

Ich hoffe jemand kann mit weiterhelfen, bin für jeden Tipp dankbar!

lg,
Manuel Bruckner

[Korney (Gast)]

keien Ergänzung: Der Display Controller hat die Bezeichnung: TPG051
und die 2te Abbildung ist der Farbbalken, der eigentlich schön verlaufen 
sollte..

[Korney (Gast)]

Ich habe den Fehler gefunden, ev. ist er auch für andere schon 
verzweifelte Displaybesitzer intressant.
Der Fehler liegt bei mir in dem PDF von TerasIC, die behaupten bei den 
PIN Assigments das Datenbit 7 auf IO 21 und Datenbit 6 auf IO 22 liegt.
In Wirklichkeit ist es aber genau andersrum!

schön jetzt endlich die Palmen genießen zu können ;)

[Aj (Gast)]

Servus....


ich hoffe das du diesen Artikel vielleicht nochmal liest.
Habe seit kurzem auch dieses Board mit dem Display.
Wollte mal fragen ob du mir ein paar Tips zwecks Initialsierung des 
Display geben kannst.
Danke schonmal im voraus.
Ciao Aj

[high_speed (Gast)]

Diplay-Test für ein DE2-Board in VHDL:

http://www.mikrocontroller.net/attachment/28804/DE2_LCM_Test_30112007.qar

MfG
Holger

[Andre S. (andy2)]

Hallo zusammen...

ich arbeite auch mit dem TRDB_LTM.
Willkürlich Fareb kann ich schon anzeigen lassen und auch steuern.
Kann mir einer ebschreiben wie ich in das DE2 ein Bilden laden kann um 
es dann auf dem Display anzuzeigen.

Vielleicht kann mir hier jemand weiter helfen.

Danke im voraus.

Gruß