www.mikrocontroller.net

Forum: Analoge Elektronik und Schaltungstechnik analoger Eingang - Spannungsbegrenzung - Verpolschutz


Autor: Andreas Weschenfelder (Firma: andreas-weschenfelder.de.vu) (rupplyn) Benutzerseite
Datum:
Angehängte Dateien:

Bewertung
0 lesenswert
nicht lesenswert
Hallo zusammen,

für ein kleines DIY Oszi frage ich mich gerade, wie die Absicherung für 
die Analog-Eingänge des AD-Wandlers sein sollte. (nicht zwangsweise der 
interne AD eines AVRs)

Folgende Anforderungen sind mir wichtig:
- Spannungsbegrenzung
- Verpolschutz
- Bereichsumschaltung
- geringer Schaltungsaufwand


Der Verpolschutz ist mit einem p-Kanal-Fet realisiert. (wegen dem 
Spannungsabfall wollte ich keine Seriendiode nehmen).

Die Spannungsbegrenzung mit ner Z-Diode parallel zum ADC-Strang.


Hab ich noch was vergessen?
Vielleicht gibts bessere Möglichkeiten die Anforderungen zu erfüllen?

Gruß Andreas

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.