www.mikrocontroller.net

Forum: Mikrocontroller und Digitale Elektronik 74HCT164 - Kaskadierbar ?


Autor: Markus Fritsch (mfritsch72)
Datum:
Angehängte Dateien:

Bewertung
0 lesenswert
nicht lesenswert
Hi,
brauche mal Hilfe. Hab gerade mal einen Knoten im Hirn.

Hab ne Schaltung vorliegen, in der mehrere HC164 kaskadiert sind, indem 
jeweils der letzte Parallelausgang mit dem A-Eingang der nächsten Stufe 
verbunden ist.
Seh ich das richtig, dass dies eigentlich nicht sauber funktionieren 
kann, weil ja für eine saubere Funktion U1 immer langsamer auf die 
Clock-Leitung reagieren müsste als U2 ?

Autor: Falk Brunner (falk)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
@ Markus Fritsch (mfritsch72)

>Seh ich das richtig, dass dies eigentlich nicht sauber funktionieren
>kann, weil ja für eine saubere Funktion U1 immer langsamer auf die
>Clock-Leitung reagieren müsste als U2 ?

Das siehst du falsch. Das ist eine vollkommen saubere synchrone 
Schaltung.

SDRAM-Timing

Erster Abschnitt.

MFG
Falk

Autor: Markus Fritsch (mfritsch72)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Ok, hab nur manchmal das Problem, dass sich am Übergang zwischen den 
beiden 164er die Bits verdoppeln. Schieb' ich eine einzige "1" durch die 
Schieberegister werden dann sowohl 8 als auch 9 high ?

Autor: Falk Brunner (falk)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
@ Markus Fritsch (mfritsch72)

>beiden 164er die Bits verdoppeln. Schieb' ich eine einzige "1" durch die
>Schieberegister werden dann sowohl 8 als auch 9 high ?


Wieviel Kilometer Kabel hast du denn zwischen den ICs? Und auf welcher 
Lochrasterplatine? Hast du 100nF an jedem IC?

MfG
Falk

Autor: Markus Fritsch (mfritsch72)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Keine Kilometer, eher ca. 5cm und auch ne sauber geätzte Platine. Sogar 
mit sauberer Spannungsführung. Cs sind auch überall dran. Passiert auch 
nicht nur auf einer LP sondern auf mehreren, immer wieder.

Das ist ja mein Problem mit dem Knoten im Hirn. Bin ja auch der Meinung, 
dass es eigentlich funktionieren sollte, nur...

Autor: Markus Fritsch (mfritsch72)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Noch ne Ergänzung: Hat auch nicht's mit nur einer Charge von ICs zu tun. 
Haben dies auch mit ICs von unterschiedlichen Herstellern.

Autor: Falk Brunner (falk)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
@ Markus Fritsch (mfritsch72)

>Keine Kilometer, eher ca. 5cm und auch ne sauber geätzte Platine.

Masseführung?

> Sogar
>mit sauberer Spannungsführung. Cs sind auch überall dran. Passiert auch
>nicht nur auf einer LP sondern auf mehreren, immer wieder.

Wer generiert den Takt und die Daten?

MfG
Falk

Autor: Markus Fritsch (mfritsch72)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Ich glaub eigentlich nicht an ein Masseproblem. Hab auf der LP ne 
richtig schöne Massefläche auf Unterseite.
Daten/Takt kommen von einem Prozessor über ein Kabel (L=2m).
Clockdauer: 2-3µs. Die Flanken sind nicht besonders schnell. ( ca. 5V/µs 
)
Hab mir schon überlegt, ob's daran liegen könnte.

Autor: Falk Brunner (falk)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
@ Markus Fritsch (mfritsch72)

>Ich glaub eigentlich nicht an ein Masseproblem. Hab auf der LP ne
>richtig schöne Massefläche auf Unterseite.
>Daten/Takt kommen von einem Prozessor über ein Kabel (L=2m).

Aaaaaaha! Ertappt! Wenn der Takt von einem normalen HC IC, AVR whatever 
kommt, gibt das wunderschöne Reflexionen. Siehe Wellenwiderstand. 
mach mal 20..30 Ohm Serienterminierung na an die Taktquelle. und 
hoffentlich ist das kabel auch halbwechs gescheit, sprich Twisted Pair 
oder so.

>Clockdauer: 2-3µs. Die Flanken sind nicht besonders schnell. ( ca. 5V/µs
>)

???
Woher weisst du das? Gemessen? Wie? Richtig? Das wäre ein Anstiegszeit 
von 1us. Auch nicht wirklich gut für die Schieberegister.

>Hab mir schon überlegt, ob's daran liegen könnte.

Ich behaupte mal zu 99% liegt die Ursage dort.

MfG
Falk

Autor: Markus Fritsch (mfritsch72)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hab noch mal im Schaltplan nachgeschlagen. Der Prozessorausgang geht 
über einen HCT ans Kabel. (Das Kabel ist nur ein Std.Flachbandkabel.) 
Terminierung hab ich schon ausprobiert. Das wars leider nicht.
Hab die Anstiegszeit per Oszi gemessen.
Wenn's das sein könnte, würde dies doch bedeuten, dass eines der 
Schieberegister schneller ( weil der Pegel zu langsam ansteigt )
auf den Clockimpuls reagiert als das andere. Nur damit bekomme ich doch
auch keine Verdoppelung des Signals hin, oder doch ?
Außer aber das zweite Schieberegister sieht 2 Impulse anstatt nur einem.

Autor: Falk Brunner (falk)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
@ Markus Fritsch (mfritsch72)

>Hab noch mal im Schaltplan nachgeschlagen. Der Prozessorausgang geht
>über einen HCT ans Kabel. (Das Kabel ist nur ein Std.Flachbandkabel.)

Passt, wenn da auch Masse drauf liegt.

>Terminierung hab ich schon ausprobiert. Das wars leider nicht.
>Hab die Anstiegszeit per Oszi gemessen.

???
Und dabei 1us Ansteigszeit gemessen? Niemals! Ein HCT macht so 10..20ns.
Wie hast du gemessen? Mit 10:1 Tastkopf? Hat das Oszi wenigsten 50 MHz 
Bandbreite?

>Wenn's das sein könnte, würde dies doch bedeuten, dass eines der
>Schieberegister schneller ( weil der Pegel zu langsam ansteigt )
>auf den Clockimpuls reagiert als das andere.

Ja. Oder doppelt, was ich eher glaube.

> Nur damit bekomme ich doch
>auch keine Verdoppelung des Signals hin, oder doch ?

Und ob. Die Reflexion erzeugt dann mehrere Flanken. Oder der langsame 
Signalanstieg plus Störeinkopplung.

>Außer aber das zweite Schieberegister sieht 2 Impulse anstatt nur einem.

Sag ich doch.

MfG
Falk

Autor: Markus Fritsch (mfritsch72)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Zwecks der Messung geh ich mal davon aus, dass die passt.
Ich werd mir morgen mal einen SchmittTrigger in die Eingänge auf der LP 
einbauen. Damit sollte ich wenigstens die Flanken in Griff bekommen.
Ich wollte zwar ein Redesign vermeiden, aber igrendwie komm ich da wohl 
nicht drum rum.

Vielen Dank nochmal für echt guten Antworten.

Autor: Falk Brunner (falk)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
@ Markus Fritsch (mfritsch72)

>Zwecks der Messung geh ich mal davon aus, dass die passt.

Bitte?
Die vollkommen daneben! Widerholen! Richtig!

MfG
Falk

Autor: Bensch (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Mit an Sicherheit grenzender Wahrscheinlichkeit liegt's an zu langsamem 
Anstieg der CLK. Wenn z.B. die Schaltschwellen der beiden ICs nur 
geringfügig unterschiedlich sind, gibt's bei lahmer CLK Probleme mit 
Setup-/Hold-Time.
Das erklärt den Fehler beim Übergang von 8 auf 9.
Kann sich in der Flanke natürlich noch zusätzlich eine Hickser 
verstecken, der als CLK interpretiert wird, aber der würde sich anders 
bemerkbar machen.

Autor: Markus Fritsch (mfritsch72)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hab jetzt einen SchmittTrigger im Eingang. Sieht aus als wär das
Problem weg.
Wenigstens auf der Platine...

Danke für die Hilfe.

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.