Hat mir mein Bestücker empfohlen. Hab das jedoch noch nie gemacht. Man liest (u.a. hier im forum) auch negatives darüber. Was sind die Vor- und Nachteile, wie sind euere Erfahrungen??? Ein Weiterer Vorschlag meines Bestückers war, dass ich zwischen smd Pad und Via etwas Löststoplack aufbringe, macht das sonst jemand so? mfg David
Lötstop über VIA´s (VIA-Zudruck) ist sinnvoll,wenn Du entweder VIA´s unter einem µC hast und das Teil dann unter Industriebedingungen (Stichwort Wellenlöten) weiterverarbeitet wird oder aber wenn Du zwischen zwischen zwei Pads eine VIA plaziert hast,denn dann besteht das Risiko daß Du da sehr schnell ´nen Kurzschluß fabrizierst. Ergo -> Designtechnisch vorbeugen ;) Im Normalfall braucht man´s aber net. Bei uns in der Firma wirds nur gemacht,wenn wir Probleme mit LÖtbrücken unter µC haben. Kostet halt alles Geld...
Seit wann kostet das mehr, wenn ich Vias mit Lötstopplack abdecke??? Das ist alles lediglich eine Frage der Einstellung im CAD-Programm. Wir machen das seit gut 5 Jahren und haben allerbeste Erfahrungen damit gemacht. Rudi
Korrigier mich,aber das ist ein weiterer Arbeitsgang nach der Lötstoppmaske.
Danke für die schnelle info... nachteile entstehen also soweit keine?
@Jens nein, das ist kein weiterer Arbeitsgang. Du stllst die Maske so sein, dass alle Vias bis zu einem bestimmten Bohrdurchmesser automatich mit abgedeckt werden. Bei er Erstellung der Schablone werden dann diese Vias ignoriert und somit automatisch abgedeckt. Wenn du mal online klakulieren läßt, wirdt du sehen, dass es keinen Unterschied in der Preisgestaltung gibt bzgl. Ab- / Nicht-Abdeckung von Vias. Rudi
Wir habne bislang keinerlei Nachteile festgestellt - die Vorteile hat Jens ja schon erwähnt. Rudi
Im Großen und Ganzen will ich´s mal mit Rüdiger Hoffmann sagen : "Kann man tun,muß man aber nicht." ;)
Rudi wrote: > @Jens > > nein, das ist kein weiterer Arbeitsgang. > > Du stllst die Maske so sein, dass alle Vias bis zu einem bestimmten > Bohrdurchmesser automatich mit abgedeckt werden. Bei er Erstellung der > Schablone werden dann diese Vias ignoriert und somit automatisch > abgedeckt. > > Wenn du mal online klakulieren läßt, wirdt du sehen, dass es keinen > Unterschied in der Preisgestaltung gibt bzgl. Ab- / Nicht-Abdeckung von > Vias. > > Rudi Ich lass mich gerne korrigieren. :) Bin ja auch kein CAD-Mensch sondern nur der Analysetechniker der sich mit den CAD-Ergebnissen im Prozeß rumärgern darf. ;)
Ich lasse alle Vias grundsätzlich mit Lötstopplack bedecken, lediglich Masse und "Messpunkte" bleiben frei.
noch ne kurze frage dazu, gibts im protel se99 ne einstellung damit grundsätzlich immer löststop über den via's ist... find die einstellung gerade nicht...
Hallo, ich war vor einiger Zeit an einem Leiterplattenseminar teilgenommen, der von einem Leiterplattenhersteller durchgeführt wurde. Die Absicht war, dass man die ganze Sache von der Sicht des Herstellers betrachtet. Die Aussage war, dass es schlecht ist, die Vias unkontrolliert zu füllen (wie Jens B. gesagt hat, Stichwort Wellenlöten). Dabei kann sich die Lebensdauer der Platine drastisch verkürzen. Deswegen ist es sinnvoll die Vias mit Lötstopplack zu überziehen bzw. zu füllen, da der Lötstoplack alle machanischen Bewegungen(Wärmeausdehnung) perfekt mitmacht.
wenn dadurch die Lebensdauer sinkt, wie ist das denn bei konventioneller Bestückung? Da habe ich auch Metall "im Loch". Die Aussage kapier ich nicht!
die Aussage war, die Firma hätte Test durchgeführt und Schnitte durch die Vias gemacht. Es hätte sich rausgestellt, dass durch das unkotrollierte Auffüllen des Vias mit Lötzinn, das Via durch thermische Einflüsse an Lebensdauer verliert. Ich habe das Script nicht zur Hand und das Seminar ist schon etwas länger her. Ich habe mir bloß im Hinterkopf behalten, dass offene Vias nicht gut sind.
Also mir wurde gesagt, dass man Vias entweder füllen lassen soll (kostet aber extra) oder aber frei lässt. Denn wenn man Lötstoplack drüber pappt schließt man u.U. Luft ein die sich dann ausdehnt und den Lötstoplack beschädigt. Aber da ging es auch um Reflowlöten - nicht Welle. Viele Grüße, Martin L.
also das Temeperaturunterschiede Streß bedeutet ist klar. Aber ich habe noch nicht in der Industrie von Ausfällen durch gefüllte Vias mitbekommen. Fehlerquellen sind (und bleiben wohl) Konden und Stecker,falsch dimensionierte Wärmequellen sowie alles was sich dreht. Danach kommt erstmal ne ganz lange Zeit NICHTS
Lötstopplack: immer den Hintergrung kennen. Nur zum Löten wichtig? Danach kann er sich gerne in Luft auflösen. Oder Krichströme? Dann gibt es allerdings noch ein paar andere "Randprobleme"
Ich habe mal gehört, dass sich in geschlossenen Vias aggressive Chemikalien (vom Ätzprozeß ?) einnisten und langfristig Fehler verurachen können. Das spräche wieder für offene Vias.
Martin L. wrote: > Denn wenn man Lötstoplack drüber pappt > schließt man u.U. Luft ein die sich dann ausdehnt und den Lötstoplack > beschädigt. Aber da ging es auch um Reflowlöten - nicht Welle. Gerade beim Wellenlöten kann das Probleme verursachen, und zwar genau dann,wenn die Via auf einer Seite als Testpunkt für den In-Circuit-Test genutzt werden soll. Denn dann hat man das Problem,daß meist der Lötstopplack weit genug in der Via sitzt und die Testnadel auf dem Lack landet ohne Kontakt zum Rest der Via zu kriegen -> Ergo sitzen dann Leute wie ich beispielsweise stundenlang mit wachsender "Begeisterung" in der Gegend rum und löten Vias zu,um ein i.O.-Testergebnis zu kriegen. Dementsprechend mal so als kleiner Tip an die Layouter hier -> Vias sind keine Testpunkte! ;) Christoph Kessler wrote: >Ich habe mal gehört, dass sich in geschlossenen Vias aggressive >Chemikalien (vom Ätzprozeß ?) einnisten und langfristig Fehler >verurachen können. Das spräche wieder für offene Vias. Das ist mir neu. In meinem Job hab´ ich desöfteren mit Kundenretouren zu tun,aber bis dato (nach fast 10 Jahren) ist mir noch kein einziger Rückläufer mit einer defekten Via untergekommen.
Lackierte VIA's und geschlossen? Ich mache 12 mil/0.3 mm VIA's und lasse die seit einiger Zeit aus der Lötstoppmaske raus. Nur so klein die auch sind, geschlossen ist da gar keine. Die nicht lackierten VIA's im Bild sind für eine 1x6 Leiste in 1,27 mm. Das der Lack zu den Kanten hin offenbar dünner wird stört mich wenig.
Das sieht soweit ganz normal für mich aus,inklusive dem dünner werdenden Lack. Deswegen war ich auch am Anfang dieses Threads der festen Meinung,daß das Zudrucken der Vias ein extra Arbeitsgang ist. Muß mal schaun,daß ich die Tage mal ein Foto davon poste. Siehste Rudi,hatt´ ich doch Recht. ;)
Blöde frage... Gibts im Protel keine Einstellmöglichkeiten, dass Lötstop über den via's ist??? Kanns ja eigentlich nicht sein wenn mans von hand machen muss...
In Stefans verlinktem Thread ist ja ein Hinweis auf einen Text des Leiterplattenherstellers Greule, der meine Aussage bestätigt: http://www.greule.de/presse/aktuell1.pdf "Fazit: Die sicherste Methode ist, die Vias in der Lötstoppmaske freizustellen damit im Fertigungsprozess sich in den Bohrungen keine Lötstopplackreste, Zinnkugeln und/oder andere Verunreinigungen festsetzen können."
@Jens B. Das ist soweit ich weiss kein extra Prozess-Schritt und es kostet uns auch defintiv garnichts. @ Christoph Kessler Mal auf das Datum schielen. Bloss weil die Firma um I/2003 ihre Prozesse nicht im Griff hatte, heisst das nicht, dass das immer noch so ist oder andere Firmen das nicht hinbekommen. Edit: "nicht im Griffe hatte" ist wohl zu hart. Möglicherweise war das damals eben Stand der Technik.
Hallo, wo wir gerade beim Thema sind. Wie kriege ich es hin, dass unter Eagle 4.13 die Via mit Lötstopplack bedeckt werden. Standardmäßig ist dort der Lötstopplack ausgeschlossen?
DRC/Masks/Limit Bei 12 mil VIAs halt das Limit auf 12+ mil setzen.
Bei Protel setzt man die "solder mask expansion" für den Objekttyp Via auf den negativen Radiuswert. Also bei einem Viadurchmesser von 40mil auf -20. Ich lasse seit Jahren Vias überdrucken. Gibt zwar ab und zu je nach Hersteller etwas Sauerei (der Lack in größeren Vias kann Tropfen bilden und an der anderen Seite herauslaufen und dadurch "Lacknasen" hervorrufen) aber habe keine schlechte Erfahrung damit. Bei komplizierten Platinen z.B. unter einem BGA auf engem Raum freigestellte Vias zu haben, würde ich mir verkneifen. Das Risiko, dass da Lötzinn irgendwo hinläuft, wo es nicht hingehört, wäre mir zu hoch. Beim Lötstoplack gibt es gewisse Auflösungs- und Genauigkeitsgrenzen. Wenns auf der Platine extrem dicht zugeht, kann der Lötstoplack z.B. eine Grenze zwischen einem Ball-Landingpad und einem Via nicht mehr ziehen. Dann hätte man die Gefahr, dass das Lötzinn vom benachbarten Via "abgesaugt" wird. Joachim
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.