Hilfe: Einbettung eines DLX-Cores in Sysytemumgebung

[Xin X. (Firma: TUD) (jamesxin)]

Hallo zusammen
     Ich bin gerade dabei folgende Aufgaben zu bewältigen, da ich ein 
Anfänger bin, brauche ich dringend Hilfe.

- Einbettung eines DLX-Cores (sequenziell/pipelined/superskalar) in eine
  Systemumbgebung
- Synthese für einen Xilinx Spartan 2E-300 FPGA
- Funktionstest des Systems mittels Assemblerprogramms
- Anbindung weiterer Peripherie über memory-mapped IO]

Ich bin gerade am Anfang,VHDL-Code für sequenziell habe ich schon.Nun 
muss ich den DLX-prozessor in FPGA integrieren.Der Prozessor muss mit 
einigen Komponenten verbunden werden,nun was für Komponent?Ich habe es 
mir überlegt:Memory,I/Os,clock
was kommt noch?Ich brauche ein Schaltplan,wie der Prozessor mit andern 
Komponenten verbunden wird.
Die zweite Frage ist die Schnittstellendefinition.
ich danke euch im voraus.

[Betreuer (Gast)]

Was für ein DLX-Core? Gibt es dafür eine SPEC?

[Xin X. (Firma: TUD) (jamesxin)]

Die DLX-Cores sind vorgegeben,ich habe die VHDL-Code angehängt

[Gast (Gast)]

Vielleicht sollte man mal verbal beschreiben, was zu tun ist, statt es 
die Leute aus dem Code heraussuchen zu lassen.

[Xin X. (Firma: TUD) (jamesxin)]

Also，im Prinzip folgendes:
Die VHDL-Code von DLX-Cores liegt schon vor,ich muss die DLX-COres in 
FPGA zu implementieren.Um die Funktionen davon zu testen,werden andere 
Komponenten mit DLC-Cores verbunden,zum Beispiel Memory,I/O Port ,clock 
usw.Die Komponenten müssen noch geschrieben werden,dann zusammen mit 
DLX-Cores auf FPGA übertragen.
Ich hoffe ihr habt die Aufgabestellung verstanden.Meine Frage ist : erst 
welche Komponenten noch mit DLX-Cores gebunden werden,und wie ich die 
Schnittstellen definieren kann

[Test (Gast)]

Also ich würde hier auf einen Standardbus wie z.B. Wishbone aufsetzen.
Zu diesem Bus gibt es bereits einiges an Literatur und Peripherie die 
bereits ein Wishbone Interface haben. Meines Wissens setzt auch der 
open-source Prozessor von Lattice auf diesem System auf

Servus