www.mikrocontroller.net

Forum: FPGA, VHDL & Co. ISE 8.2 auf ISE 9.1


Autor: miha (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo,

ich versuche derzeit mein unter ISE 8.2 funktionsfähiges Projekt auch 
unter der ISE 9.1 lauffähig zu bekommen.

Folgendes Problem:
Unter 9.1 wird das Design ohne Error übersetzt jedoch funktioniert das 
Design dann im Praxistest nicht.

Ich habe keine Änderungen zu dem Design in der 8.2 Version gemacht wo 
alles ohne Probleme funktioniert.

Hat zufällig jemand einen Tip wo ich anfangen könnte zu suchen ??

Tschau und vielen Dank
Miha

Autor: Klaus Falser (kfalser)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hast Du auch das letzte Service Pack von 9.1 installiert?
Ansonsten solltest Du dies nachholen.

Autor: Andreas Schwarz (andreas) (Admin) Benutzerseite Flattr this
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Wenn du schon auf eine neuere Version umsteigst, warum nicht gleich auf 
die 9.2?

Autor: Rick Dangerus (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
@miha
Welchen Grund gibt es dafür? Ein Upgrade macht man, wenn das Projekt 
fertig ist und das nächste ansteht. Sonst handelt man sich nur sinnlos 
Ärger ein.

Rick

Autor: miha (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hi..

ich muss auf die 9.1 weil ein weiteres Projekt auf dieser Version 
erstellt wurde. Mein Projekt muss nun in das neuere Projekt integriert 
werden.

Ich mache nicht freiwillig einen Versionssprung.

Der Service Pack ist installiert.

Ich hab inzwischen festgestellt das die 9.1 mir mehr warnungen ausgibt 
was aber immer noch nicht erklärt das die ohne errors erstellte Version 
auf der Hardware nicht funktioniert.

Hat zufällig jemand ein Internetportal an der Seite wo ich nähere 
informationen zu den Warnungen erhalte. Nur um jetzt schnelle äußerungen 
abzuwenden selbst der integrierte PicoBlaze hat unter 9.1 mehr als 40 
Warnungen.

Vielen Dank für hilfreiche Antworten
miha

Autor: Rick Dangerus (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Ich hatte mal Probleme mit einer Dual-Port RAM-Beasschreibung, aber das 
war bei einem Update von 9.1 auf 9.2.

Kannst Du Deine Funktionsblöcke vielleicht einzeln testen?

Rick

Autor: miha (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
hallo...

ich habe das Problem gefunden, jedoch versteh ich das nicht so recht...

ich musste in der Version 9.1 ein Latch einfügen um das Signal mehrer 
Takte zu halten. Die Version 8.2 hat genau an der stell kein problem und 
übersetzt das Design, und das signal ist auch über mehrere Takte 
vorhanden.

Zumindest funktioniert das Design nun in der Praxis....

vielen Dank für die Antworten

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.