Forum: FPGA, VHDL & Co. "Clock seems not fully compensated"


von rucki (Gast)


Lesenswert?

Das wirft mir Quartus raus. Ich vestehe aber nicht, was ich jetzt genau 
machen muss. Die PLL, um die es geht, ist genz "normal" angeschlossen, 
wie es der Wizzard als default hat. Wo ist das Problem? Muss ich was 
constrainen oder ist eine bestimmte Designproblematik die Ursache ?

von ----- (Gast)


Lesenswert?

Qaurts beinhaltet eine sehr gute Hilfe, einfach auf die Fehlermeldung 
klicken und F1 drücken.

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.