Probleme mit Xilinix ISE und Modelsim

[lex (Gast)]

hi!

Ich hab folgendes Problem. Ich erstelle eine Testbench in Xilinx. DAs 
funktioniert noh. Will ich die TEstbench aber simulieren werden die 
Signale im Modelsim alle als undefiniert angezeigt.

Daraus resultiert das ich diese Warning im Modelsim bekommen:

There is an 'U'|'X'|'W'|'Z''-' in an arithmetic operand, the result will 
be 'X'(es).
Time: 0 ps Iteration: 0 Instance: /vga_timingcreator

Weiß jemand wie ich die Signale simulieren kann?

Danke

[foo (Gast)]

Liegt wahrscheinlich dran, dass du Signale nicht
initialisierst. Zeig einfach deinen Code, am besten
nen möglichst kleinen, jedoch testbaren Abschnitt
der das Problem demonstriert.