Forum: FPGA, VHDL & Co. Eigenbau eines CPLD-Printes - offene Pins


von D. E. (eschlair)


Lesenswert?

Hallo

Das Ziel ist ein CPLD-Print. Dieses CPLD hat jedoch übermässig Pins. 
Sind diese (ca. 50) mit einem Pulldown/up zu definieren oder wie ist das 
zu machen?

Gruss

von D. E. (eschlair)


Lesenswert?

edit:

wie sieht es denn mit den VCC-Pins aus; sind da bei jedem VCC-Pin 
100nF-Kondensatoren anzubringen? (7 Stk.)

mit 'übermässig Pins' sind die nicht benutzten Pins gemeint...

von Hans (Gast)


Lesenswert?

Hängt davon ab.. wenns ein Eingang ist würd ich ihn auf ein definiertes 
signal legen... vllt. kann dein cpld auch intern pullups/pulldowns 
schalten...


and die VCC gehört tatsächlick ein C dran... schön ists wenn pro pin ein 
C da ist.. können auch weniger sein wenn du keine groben spitzen 
produzierst (langsam taktest,....)

73

von D. E. (eschlair)


Lesenswert?

>Hängt davon ab.. wenns ein Eingang ist würd ich ihn auf ein definiertes
>signal legen... vllt. kann dein cpld auch intern pullups/pulldowns
>schalten...

XC95144-10PQ100I

Da steht etwas von einem Pullup. Von Pulldown habe ich nichts gelesen. 
Müssen diese Widerstände mit der Software aktiviert werden? Wenn ja, 
wie?

Wie sind die restlichen I/O's geschalten, wenn ich z.B. nur 3 Pins 
programmiere?

von Rick Dangerus (Gast)


Lesenswert?

Du definierst die Pullups im ucf. Siehe hier: Ucf

Rick

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.