Forum: FPGA, VHDL & Co. komplettes Design in VHDL nach Symbol / Schematic portieren


von Gast (Gast)


Lesenswert?

Ich möchte ein design dokumentieren und nutze dazu gerne die SYM/SCH - 
Funktion von Xilinx, indem ich ein Projekt anlege, alles importiere und 
dann Symbole mache.

Frage: Geht das auch in der Alteralandschaft? Wie macht man das ?

von Thomas H. (mac4ever)


Lesenswert?

Also die Altera IDEs bieten ebenfalls Schematics. Es sollte also genau 
so wie bei der Xilinx ISE möglich sein.
Oder reden wir gerade aneinandere vorbei ? ^^

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.