www.mikrocontroller.net

Forum: Digitale Signalverarbeitung / DSP Buszyklus ECLK bei Freescale Prozessor

Autor: Paul Mac (Firma pmac) (paulmac)
Datum: 14.04.2008 12:41

Ich habe einen Freescale Prozessor 9S12DT256DGV3 im Einsatz, dieser
verfügt über einen ECLK Takt, um damit externe synchrone Buszugriffe
durchzuführen.

Meine Frage: Kann ein solcher Buszugriff unterbrochen werden?
D.h. Ist es möglich, dass inmitten eines ECLK-Buszyklus ein anderer
Befehl
diesen Zyklus unterbricht? Externe Ereignisse werden ausgeschlossen.

Danke für eure Hilfe.

Paul
Autor: Joerg Wolfram (joergwolfram)
Datum: 14.04.2008 12:57

Nein, denn der externe/interne Buszyklus ist ja Bestandteil der
Befahlsabarbeitung.

Gruß Jörg

Antwort schreiben

Die Angabe einer Email-Adresse ist freiwillig. Wenn Sie automatisch per Email über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Suchfunktion und Betreffsuche benutzen - vielleicht gibt es schon einen ähnlichen Beitrag
  • Aussagekräftigen Betreff wählen
  • Im Betreff angeben um welchen Controllertyp es geht (AVR, PIC, ...)
  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang
  • JPEG-Dateien (.jpg) nur für Fotos verwenden, Schaltpläne, Screenshots usw. als PNG oder GIF anhängen

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [pre]vorformatierter Text (z.B. Code in anderen Sprachen)[/pre]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel






webmaster@mikrocontroller.netImpressumWerbung auf Mikrocontroller.net