Forum: FPGA, VHDL & Co. Clock Routing ispMACH 5000VG


von Christian S. (Firma: BONN Elektronik) (chrsander)


Angehängte Dateien:

Lesenswert?

Liebe Newsgroup,

ich versuche gerade eine Neuentwicklung zum Laufen zu bekommen.
Der verwendetet Baustein von Lattice heisst: LC5768MV-75F484C.

Als Test hatte ich zuerst ein Eingangspin und einen Ausgangspin
definiert, habe hier statische Signale angelegt, und es hat 
funktioniert.

Im zweiten Schritt wollte ich ein Latch aus der Bibliothek verwenden.
Hierzu habe ich einen der 4 Clockeingange an den Takteingang des Latches 
gelegt und am Eingang fest VCC. Jetzt sollte eigentlich der Ausgang auch 
high werden. Tut er aber leider nicht. Die Schaltung habe ich als PDF
hochgeladen.

Wie bekomme ich den Takt auf das interne Clock Network?

Übrigens fuktionieren Gatter wie UND, ODER, usw. einwandfrei. Nur bei 
Gattern die den Clock verwenden geht es gar nicht.

Danke für jeden Hinweis!

Grüße aus München

Christian

von yyyy (Gast)


Lesenswert?

Gibt das Fehlerprotokoll keine Hilfe ?

Hat der Clockpin die richtige Sockelnummer ???

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.