Hallo, ich benötige eine Arkustangens Funktion. Wie kann ich das am besten in VHDL realisieren? Diese Arkustangens Funktion möchte ich in einem Altera FPGA einsetzen. Danke für die Hilfe.
http://www.altera.com/literature/an/an263.pdf Cartesian to Polar Conversion... z_out is the polar phase das müßte der Arcustangens sein
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.