Datum: 30.04.2008 15:10
Hallo, Ne Frage zu StateMachines. Es soll Tools geben die mir aus einer SM in VHDL Code eine Grafik erstellen, ähnlich wie in StateCAD. Kennt jemand von euch so ein ( freeware ;-) ) Tool? Stichworte währen "Visual HDL" oder "Visual Elite" von Modelsim. In der Gnu-Welt soll es auch Tools zur Visualisierung geben. Vielen Dank für Eure Antworten
Datum: 30.04.2008 20:01
Damit hab ich mich auch schon beschäftigt. Ergebnis war das ich einen Parser in Matlab schrieb, der mir das ganze mehr oder weniger gut aufbereitet.
Datum: 01.05.2008 13:36
Kannst Darfst Willst Du den publizieren? Ich suche auch sowas, komme aber nur auf den Altera SM Analyzer und der streckt alles flach ;-(
Antwort schreiben
Die Angabe einer Email-Adresse ist freiwillig. Wenn Sie automatisch per Email über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.
Wichtige Regeln - erst lesen, dann posten!
- Suchfunktion und Betreffsuche benutzen - vielleicht gibt es schon einen ähnlichen Beitrag
- Aussagekräftigen Betreff wählen
- Im Betreff angeben um welchen Controllertyp es geht (AVR, PIC, ...)
- Groß- und Kleinschreibung verwenden
- Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang
- JPEG-Dateien (.jpg) nur für Fotos verwenden, Schaltpläne, Screenshots usw. als PNG oder GIF anhängen
Formatierung (mehr Informationen...)
- [c]C-Code[/c]
- [avrasm]AVR-Assembler-Code[/avrasm]
- [vhdl]VHDL-Code[/vhdl]
- [pre]vorformatierter Text (z.B. Code in anderen Sprachen)[/pre]
- [math]Formel in LaTeX-Syntax[/math]
- [[Titel]] - Link zu Artikel