Forum: FPGA, VHDL & Co. State Machines grafisch darstellen


von Gast (Gast)


Lesenswert?

Hallo,

Ne Frage zu StateMachines.
Es soll Tools geben die mir aus einer SM in VHDL Code eine Grafik 
erstellen, ähnlich wie in StateCAD.
Kennt jemand von euch so ein ( freeware ;-) ) Tool?
Stichworte währen "Visual HDL" oder  "Visual Elite" von Modelsim.
In der Gnu-Welt soll es auch Tools zur Visualisierung geben.

Vielen Dank für Eure Antworten

von DP unregistered (Gast)


Lesenswert?

Damit hab ich mich auch schon beschäftigt.
Ergebnis war das ich einen Parser in Matlab schrieb, der mir das ganze 
mehr oder weniger gut aufbereitet.

von A. F. (chefdesigner)


Lesenswert?

Kannst  Darfst  Willst Du den publizieren?
Ich suche auch sowas, komme aber nur auf den Altera SM Analyzer und der 
streckt alles flach ;-(

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.