www.mikrocontroller.net

Forum: FPGA, VHDL & Co. [VHDL] Counter


Autor: Wolfi (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo,

ich weiß nicht mehr weiter...
Ich wollte in VHDL einen Counter schreiben aber beim syntehtisieren 
(ISE) bekomme ich nur immer '+ can not have such operands in this 
context'
library IEEE;
use IEEE.std_logic_1164.all;

entity COUNTER is
      Port (     CLK : In    STD_LOGIC;
              ENABLE : In    STD_LOGIC;
                MODE : In    STD_LOGIC;
              REG_IN : In    std_logic_vector (3 downto 0);
                 RES : In    STD_LOGIC;
              PC_OUT : Out   std_logic_vector (3 downto 0) );
end COUNTER;

architecture BEHAVIORAL of COUNTER is
  signal pc_state: std_logic_vector (3 downto 0);
begin

  PC_OUT <= pc_state;
  
  process (clk, RES)
  begin
    if (RES = '1') then pc_state <= "0000"; -- Reset asynchron
   end if;
    
   if (ENABLE = '1') then
     if (clk='1' and clk'event) then
        if (MODE = '1') then 
        pc_state <= REG_IN; 
      end if;
      
        if (MODE = '0') then 
        if (pc_state="1111") then
          pc_state <= "0000";  -- Overflow
       else
           pc_state <= pc_state + 1;
       end if;
      end if;
     end if;
    end if;
  end process;

end BEHAVIORAL;

Weiß jemand warum VHDL den '+' Operator stört?

Wolif

Autor: Thomas Hertwig (mac4ever)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Weil Du nicht alle notwendigen Libraries eingebunden hast, damit die ISE 
eine Addition von std_logic_vector synthetisieren kann. Versuch mal
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;

edit:
Ach ja, dein Prozess wird wohl nicht synthetisierbar sein. Wenn du schon 
reset und clk benutzt, dann muss das folgendermaßen heißen:
process(reset,clk)
begin
 if resest = '1' then
   -- mach was;
 elsif clk='1' AND clk'event then
   -- und noch was;
 end if; 
end process;

Autor: Matthias F. (flint)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Schöner wäre es allerdings noch, die standardisierte ieee.numeric_std 
statt der nicht überall gleich implementierten std_logic_arith und 
std_logic_unsigned zu verwenden und den Counter als unsigned zu 
deklarieren, denn das ist er ja schließlich auch.

Autor: Andreas Schwarz (andreas) (Admin) Benutzerseite Flattr this
Datum:

Bewertung
0 lesenswert
nicht lesenswert

Autor: Gast (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Numeric LIB nutzen !  Sieh Dir im ModelSIM, "LIBS" die numeric an und 
schaue, was sie an Rechungen und Conversionen anbietet.

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.