https://www.mikrocontroller.net/api.php?action=feedcontributions&feedformat=atom&user=195.133.109.197 2026-04-10T21:47:33Z Benutzerbeiträge MediaWiki 1.39.7 https://www.mikrocontroller.net/index.php?title=Logic_Analyzer&diff=39507 2009-09-30T00:29:30Z

<p>195.133.109.197: /* Sump&#039;s Logic Analyzer */</p> <hr /> <div>Diese Seite enthält eine Übersicht über verschiedene Logic Analyzer Selbstbau-Projekte.<br /> <br /> <br /> == AVR-basiert ==<br /> <br /> === LoLA ===<br /> <br /> * 2002 von A. Hinrichs<br /> * AT90S1200 Controller with a 2k-RAM<br /> * ASM<br /> <br /> LoLA is a 8-Bit Logicanalyzer. Internal sampletimes from 2us to 16ms. Triggerword with don't cares. External clock or trigger on rising or falling edge. Timing and state with I2C-analysis. 2k memory, very low cost.<br /> With Pulsegenerator. Programmable Ti and Tp 1us..8sec, Duty-Cycle, Period/Frequency, Continuous- and Burst-Mode. 16- and 32-bit Software for Windows<br /> <br /> [http://avrfreaks.net/index.php?module=FreaksAcademy&amp;func=viewItem&amp;item_type=project&amp;item_id=47 Projektseite bei avrfreaks.net]<br /> <br /> === AVR USB Logikanalysator ===<br /> <br /> * 2006 B. Sauter<br /> * Mega 32 &amp; USBN9604 <br /> * 8-Bit<br /> * 250kHz online, 1000 Samples @ 4MHz<br /> * USB<br /> <br /> http://www.mikrocontroller.net/topic/48559<br /> <br /> <br /> === µLab LA ===<br /> <br /> * 2007 µLabs<br /> * Mega 8<br /> * 8-Bit, 24Mhz<br /> * Ram zur Aufzeichnung<br /> * LCD<br /> * USB<br /> * Software: Linux, zur Ausgabe von VCD<br /> <br /> http://www.microlaboratories.com/?page_id=77<br /> <br /> === Simple Logic Analyzer ===<br /> <br /> * 8-channel<br /> * 32kB SRAM<br /> * RS232<br /> * 2 MHz<br /> * Software: Win GUI<br /> <br /> http://antoniak.ep.com.pl/index.php?id=sla<br /> <br /> === SCANALOGIC ===<br /> <br /> * Atmega16 + NAND-Gate<br /> * bis 4 Million Samples per second<br /> * RS232 (bzw. USB-RS232)<br /> * Windows-Software (Visual Basic)<br /> * Software (AVR und Windows): Closed Source?<br /> <br /> http://www.ikalogic.com/scanalogic_home.php<br /> <br /> <br /> ===MiniLog===<br /> <br /> zZ. 2 Versionen 50MSa/s und 80MSa/s<br /> <br /> ====50MSa Version====<br /> <br /> *8-Kanäle<br /> *50MSa/s<br /> *4k Samplespeicher<br /> *Trigger auf beliebige Pegelkombinationen <br /> *ATMega644<br /> *FT232 USB 115200Baud<br /> <br /> ====Neue Version====<br /> *8-Kanäle<br /> *80MSa/s<br /> *16k Samplespeicher (32k bei neuer Software)<br /> *Trigger auf beliebige Pegelkombinationen <br /> *ATMega88 / ATMega48<br /> *FT232 USB 500000Baud<br /> <br /> http://www.avr.roehres-home.de/logikanalyzer/index.html<br /> <br /> http://www.mikrocontroller.net/topic/141602<br /> <br /> == FPGA / CLPD ==<br /> <br /> === Логический Анализатор = Поддона==* 32 Kanдle два раза 100 МГЦ, 16 Kanдle bei 200 МГЦ* 200 МГЦ - 10 Гц Частот Дискретизации* 256 KSamples Speicher (1 МБАЙТ)* Ankopplung ьber RS232* шляпа Java SoftwareDer LA wahlweise einen einfachen Триггер (Rising/Falling мит Maskierung) oder einen komplexen 4stufigen Триггер, sowie einen einfachen zuschaltbaren Фильтр Шума, дер Импульса kьrzer als 1/100 МГЦ filtert um Crosstalk-Effekte в логове Anschlussleitungen zu kompensieren. Дер Speicher wird im Wartezustand als &quot;Ringstack&quot; kontinuierlich beschrieben. Dadurch kцnnen auch Daten von vor Дер Trigger-Auslцsung ausgelesen werden.Das Gerдt nutzt Стартер das Комплект Платы Xilinx Спартанца 3 von Digilent (Стенд Kosten Mai 2006: 100 - 150 Евро). Es Растрепать lediglich дер FPGA beschrieben Программное обеспечение und ролика eingerichtet werden. Программное обеспечение Ролика nutzt auf ролик fьr логова Zugriff ролика RS232 RXTX Bibliothek, ролик fьr alle gдngigen Betriebssysteme existiert.[http://www.sump.org/projects/analyzer/ Projektseite bei sump.org]<br /> <br /> === eebit Logic Analyzer ===<br /> <br /> * 32 Kanäle<br /> * 100 MHz Sampling Rate<br /> * 65 KSamples Speicher pro Kanal (2 MByte)<br /> * Ankopplung über ISA-Bus oder Parallelport<br /> * 2 stufiger Trigger<br /> * einfaches Windows-Programm zur Steuerung/Darstellung<br /> <br /> Der LA basiert auf einem Altera FPGA und speichert die Daten in einem externen SRAM. Die Hardware existiert in 2 Varianten, einmal als PC/104-Karte und mit einem Parallelinterface.<br /> <br /> [http://www.freepcb.com/eebit/ Projektseite]<br /> <br /> === miniLA ===<br /> * 32 Kanäle<br /> * 100 MHz Sampling Rate<br /> * 128 kSamples Speicher<br /> * Ankopplung über USB oder LPT<br /> * 5V-tolerante Eingänge<br /> <br /> Der LA basiert auf einem Xilinx CPLD.<br /> <br /> [http://minila.sourceforge.net Projektseite]&lt;br/&gt;<br /> [[MiniLA|Artikel auf www.mikrocontroller.net]]<br /> <br /> === lekernel's USB Logic Analyzer ===<br /> <br /> * 24 Kanäle<br /> <br /> Der LA basiert auf einem Altera Cyclone II FPGA. Alle Schaltpläne, VHDLs, Designer Dateien stehen zur Verfügung. Leider nur ein Quick+Dirty Linux Treiber erstmal da. <br /> <br /> [http://lekernel.net/scrapbook/ula.html Projektseite]<br /> <br /> == Sonstiges ==<br /> <br /> === In Planung: Mikrocontroller.net LA ===<br /> <br /> Hier entsteht langsam seit Mitte 2005 ein komplexer (FPGA, CLPD, AVR) Logic Analyser für recht gehobene Ansprüche, allerdings ist die Beteiligung seitdem etwas eingeschlafen:<br /> <br /> * [[Logic Analyzer-Projekt: Ideen zur Hardware|Hardware]]<br /> * [[Logic Analyzer-Projekt: Ideen zur Software|Software]]<br /> <br /> === In Planung: Logikanalysator mit Palm ===<br /> <br /> In Planung, Brainstorming: [[Palm-Logicanalyzer]]<br /> <br /> <br /> === Microchip PICkit2 ===<br /> PICkit 2 Programmer Logic Tool Analyzer<br /> 3 Kanal bis 500 kHz<br /> * http://www.microchip.com/pickit2<br /> <br /> [[Category:Oszilloskope und Analyzer| ]]</div>

195.133.109.197