Mikrocontroller.net - Benutzerbeiträge [de]

MiniLA

2014-02-18T08:30:00Z

46.5.155.92: /* Siehe auch */

[[Image:Minila_best_top.jpg|thumb|300px|right|miniLA Bestückseite]]
[[Image:Minila_best_bot.jpg|thumb|300px|right|miniLA Lötseite]]

= Einleitung =
Diese Seite soll eine Art Informationssammlung zum Open-Source-Logic-Analyzer "miniLA" werden um potentielle "Nachbauer" zu unterstützen. Die zugehörigen Threads im Forum sind inzwischen sehr umfangreich und dadurch leider auch etwas unübersichtlich geworden.

Die Features das Gerätes sind auf der [http://minila.sourceforge.net Projekt-Homepage] zu finden.

Es gab hier im Forum bereits drei Sammelbestellungen zur Platine und den nötigen Bauteilen. Die erste fand Anfang 2008, die zweite im Herbst 2008 und die dritte im Frühling 2009 statt. Details zu den Bestellungen und teils auch zur Hardware finden sich [http://www.mikrocontroller.net/topic/86889 in diesem Thread].

= Hardware =
== Allgemein ==
Bei den Sammelbestellungen wurde jeweils die Version von [http://minila.sourceforge.net/hw/other/bg/bg.php?id=hw Bob Grieb] bestellt, bei der der USB-Anschluss direkt integriert ist. Wird dieser nicht benötigt, so werden die entsprechenden Teile einfach nicht bestückt.

Es wurden einige kleine Veränderungen und Korrekturen am Layout durchgeführt, die Funktion blieb jedoch gleich. Die Daten zu dieser überarbeiteten Version sind [[Media:Minila%26usb-v1.zip|hier]] zu finden. Details zu den Änderungen können in der enthaltenen "README2_v1.txt" nachgelesen werden.

Der Schaltplan wurde mit [http://www.mikrocontroller.net/articles/Schaltplaneditoren#TinyCAD TinyCAD] und das Layout mit [http://www.freepcb.com FreePCB] erstellt.

== Bauteile ==
=== Mainboard ===
Leider ist es nicht ganz einfach an einige der Bauteile zu kommen. Besonders passende SRAMs sind relativ schwer zu bekommen.

Bei den ersten beiden Sammelbestellungen wurden die Bauteile aus folgenden Quellen bezogen:
* Hühnerfutter für o.g. Version inkl. LPT (ohne USB): [http://www.reichelt.de/?ACTION=20;AWKID=44322;PROVID=2084 Reichelt-Warenkorb]
* Hühnerfutter inkl. LPT & USB: [http://www.reichelt.de/?ACTION=20;AWKID=45435;PROVID=2084 Reichelt-Warenkorb]
* SRAM (Samsung K7B803625B-PI65): http://www.ebv.com (Gewerbe nötig)
* Restliche Teile: [[Media:Minila-parts.zip|Link-Liste]] oder Suche über http://www.digikey.de

Die beiden Reichelt-Warenkörbe sind unter Umständen nicht mehr ganz aktuell und sollten deswegen unbedingt mit der Stückliste abgeglichen werden. Bitte ggf. hier auf Fehler bei den Warenkörben hinweisen oder [http://www.mikrocontroller.net/user/show/kichi Michael K.] diesbezüglich benachrichtigen!

Bei der Bauteil-Auswahl gibt es nicht sehr viel zu beachten, lediglich CPLD, SRAM und der Multiplexer sind etwas kritischer. Beim CPLD muss es sich um einen Typ mit Speed-Grade 6 handeln (XC95288XL-6..., TQFP144), zur Auswahl von SRAM und HC4053 gibt es ein paar Anmerkungen in der "mlaUSBbom_v1.txt" und in der "README2_v1.txt".

Bzgl. SRAM wurde seinerzeit nach passenden Alternativen zum ursprünglich verwendeten Alliance AS7C33128PFS32A gesucht und die Ergebnisse in eine [http://www.mikrocontroller.net/attachment/30530/sram3.xls Excel-Liste] eingetragen. Auf Vollständigkeit, Richtigkeit und Aktualität kann es jedoch leider keine Garantie geben.

Folgende SRAMs wurden bereits erfolgreich eingesetzt:
*K7B803625B-PI65
*CY7C1361B-133AC
*IS64LF12832A-7 (lt. miniLA-Entwickler)

[[Image:Ram_bigger_than_128k.jpg|thumb|150px|right|Brücke bei Verwendung von K7B803625B-PI65 (siehe Text)]]
Die wichtigen Kriterien beim SRAM sind:
*Pin-Kompatibilität
*Größe >= 128k
*Datenbreite >= 32bits
*Flow-Through-Modus
*cycle time < 10ns
*data setup time <= 2ns
*data hold time <= 2ns

Falls ein SRAM verwendet wird, das größer ist als 128k, müssen evtl. ein paar Brücken eingelötet werden. Dies hängt von der Pinbelegung des SRAMs ab - meistens müssen nur Adressleitungen beschaltet werden, die sonst in der Luft hängen würden. Beim K7B803625B-PI65 aus den Sammelbestellungen wäre das bei Pin 43 (= A17) der Fall. Im nebenstehenden Bild ist Pin 43 mit GND verbunden. Es wäre aber ebenfalls möglich den Pin mit einem anderen Adresspin zu verbinden (z. B. Pin 44) oder mit Vcc, je nachdem was am einfachsten ist.

=== Tastköpfe ===
[[Image:Probe_best_top.JPG|thumb|150px|right|Tastkopf Bestückseite (inkl. Flachbandkabel zum miniLA)]]
Als Schutz für den CPLD wurde eine Art Tastkopf entwickelt, der zwischen das zu messende Signal und den miniLA geschaltet wird. Dieser Tastkopf ist sehr einfach gehalten und besteht aus nur wenigen Bauteilen. Ein Tastkopf dient für 8 Kanäle, d.h. für alle 32 Kanäle werden 4 Stück benötigt. Die Schaltung wurde mittels TinyCAD und FreePCB entwickelt und die Daten dazu finden sich [[Media:Probe_244dil.zip|hier]].

Hinweise:
* R9 bis R16 dienen zur Terminierung und können überbrückt werden, da sich auf der Hauptplatine ebenfalls Serienwiderstände finden.
* R17 bis R24 dienen als Platzhalter falls eine Hysterese gewünscht sein sollte. Auf jeden Fall sollen hier keine 47Ω-Widerstände bestückt werden, sondern welche im 10k- bis 100k-Bereich.

=== Trigger ===
Die obigen Platinen passen leider nur für die 32 Kanäle (K2-K5), nicht jedoch für die Trigger-Ein- und Clock-Ausgänge. Deswegen wurde im Zuge der dritten Sammelbestellung zusätzlich zu den Tastköpfen noch eine Triggerplatine entwickelt. Um Verwechslungen mit den Tastköpfen zu vermeiden ist auf dieser Platine eine 10polige Kontaktierung vorgesehen, die mit K1 des miniLA verbunden wird. Pin 7 (X8) davon ist im Moment noch nicht belegt und kann für eventuelle spätere Erweiterungen verwendet werden. Die beiden Jumper auf der Unterseite sind vorgesehen um die Richtung (Ein-/Ausgang) entsprechend wählen zu können. Schaltplan, Stückliste und Bestückpläne sind [[Media:MiniLA-Trigger.zip|hier]] zu finden.

Hinweise:
* Der 74AC244N dient nur als Platzhalter. Hier soll stattdessen (wie bei den Tastköpfen auch) ein 74LVC244 bestückt werden.
* R6 bis R10 dienen zur Terminierung und können überbrückt werden, da sich auf der Hauptplatine ebenfalls Serienwiderstände finden.
* R11 bis R15 dienen als Platzhalter falls eine Hysterese gewünscht sein sollte. Auf jeden Fall sollen hier keine 47Ω-Widerstände bestückt werden, sondern welche im 10k- bis 100k-Bereich.

=== Sonstiges ===
Zum Betreiben des miniLA wird zusätzlich zu den, in der Stückliste aufgeführten Bauteilen
* ein USB-Kabel (A- auf B-Stecker, wie bei Druckern) oder ein LPT-Kabel
* ein Netzteil (~5V / ~700mA)
benötigt.

= Firmware / Software =
Als Firmware und Software kommen die Original-Versionen der Projekt-Seite zum Einsatz. Desweiteren gibt es bzgl. der PC-Software einen [http://www.mikrocontroller.net/topic/93848 Beitrag in der Codesammlung].

MiniLA Windows EXE Vers 0.6.4 für 256k- und 512k-Sample Speicher gibt es [http://www.mikrocontroller.net/attachment/97534/minila.zip hier].

== CPLD-Programmierung ==
Für die [http://www.mikrocontroller.net/articles/Programmierbare_Logik#Konfiguration_.28Download.29_Xilinx Programmierung] des [http://www.mikrocontroller.net/articles/CPLD CPLD]s gibt es zwei Möglichkeiten:

=== via LPT ===
Dazu wird ein Xilinx-JTAG-Programmer benötigt, welcher sehr einfach nachgebaut werden kann. Die Original-Version von Xilinx, auf die von der miniLA-Seite aus verwiesen wird, ist allerdings nur eingeschränkt zu empfehlen, da einige Nutzer Probleme damit haben/hatten. Martiniman's Version sollte besser und zuverlässiger sein. Schaltplan und Layout seiner Version für Eagle können [[Media:Xilinx_programmer.zip|hier]] heruntergeladen werden. Eine Programmieranleitung findet sich auf der miniLA-Projektseite.

=== via USB ===
Dank [http://www.mikrocontroller.net/topic/60340#1261817 Uwe Bonnes] und seinem Programm "[http://sourceforge.net/projects/xc3sprog xc3sprog]" kann der CPLD mittels FT2232 programmiert werden. Da bei der miniLA-Version von Bob Grieb bereits ein FT2232 auf dem Board bestückt ist, wird keine weitere Hardware (außer ein paar Litzen) benötigt.

Vorgehensweise:
<ol>
<li>xc3sprog herunterladen</li>
<li>Inhalt des Ordners "build-win32" entpacken</li>
<li>Zu programmierende Firmware (*.jed) in diesen Ordner kopieren
<li>[http://libusb-win32.sourceforge.net libusb] installieren (sofern nicht schon geschehen)</li>
<li>FT2232 und CPLD folgendermaßen verbinden</li>
* K10.1 / ADBUS0 / USBD0 <-> E3 / E7 / TCK
* K10.2 / ADBUS1 / USBD1 <-> E2 / E6 / TDI
* K10.3 / ADBUS2 / USBD2 <-> E1 / E5 / TDO
* K10.4 / ADBUS3 / USBD3 <-> E4 / E8 / TMS
<li>FT2232 und den Rest der Schaltung einschalten (mit USB bzw. Betriebsspannung verbinden)</li>
<li>Eingabeaufforderung öffnen und in das Verzeichnis "build-win32" wechseln</li>
<li>"xc3sprog -c ftdi -v firmware.jed" (ohne "") eingeben und bestätigen, wobei firmware.jed für die Datei steht, die unter Punkt 3 kopiert wurde</li>
</ol>
Die obige Anweisung gilt für Windows unter Benutzung des FT2232 auf dem miniLA-Mainboard. Es gibt aber ebenfalls eine Linux-Version von xc3sprog und es kann auch eine andere Platine mit FT2232 genutzt werden.

Zwecks einfacherer Handhabung gibt es ein kleines [[Media:Programme_miniLA_with_xc3sprog_bat.zip‎|Batch-Script]] zum Programmieren. Zusätzlich zu den enthaltenen Dateien, muss der Inhalt des Ordners "build-win32" und die *.jed-Files in das Verzeichnis kopiert und entsprechend benannt werden ("miniLA_state2.2.jed", "miniLA_time1.7_20mhz.jed", "miniLA_time1.7_40mhz.jed", "miniLA_time1.7_80mhz.jed" und "miniLA_time1.7_100mhz.jed"). Anschließend "programme_miniLA.bat" aufrufen und den Anweisungen folgen.

= Siehe auch =
Nachfolgend eine Zusammenfassung relevanter bzw. interessanter Links und Daten:
* [http://minila.sourceforge.net miniLA Projekt-Seite]
* [http://coolla.freeunix.net/winelib.html Winelib damit miniLA Windows Software unter Wine auf Linux läuft]
* [http://www.mikrocontroller.net/attachment/81825/fw256_timeanalysis.zip timeanalyse Firmware für 256k Ram für den hier gebauten miniLA]
* [http://minila.sourceforge.net/hw/other/bg/bg.php?id=hw Bob Grieb's Version (Basis der Sammelbestellungen)]
* [[Media:Minila%26usb-v1.zip|Überarbeitete Version davon (inkl. Stückliste)]]
* [[Media:Xilinx_programmer.zip|Eagle-Projekt für martiniman's Programmer]]
* [[Media:Probe_244dil.zip|Daten der Tastköpfe (inkl. Stückliste)]]
* [[Media:MiniLA-Trigger.zip|Daten der Triggerplatinen (inkl. Stückliste)]]
* [http://sourceforge.net/projects/xc3sprog xc3sprog Projekt-Seite]
* [http://libusb.wiki.sourceforge.net libusb für Linux]
* [http://libusb-win32.sourceforge.net libusb für Windows]
* [http://coolla.kleinefreiheit.org coolLA eine miniLA Erweiterung > mit miniLA Windows Software für RAM grösser 128k]
* [http://www.mikrocontroller.net/articles/Minila_Version_MockUp Neue MiniLA version (MockUp) - mit bis 1M SRAM und USB powered]
Artikel und Diskussionen auf www.mikrocontroller.net:
* Artikel: [[Logic Analyzer]]
* [http://www.mikrocontroller.net/topic/86889 Diskussion zu den Sammelbestellungen]
* [http://www.mikrocontroller.net/topic/93848 Diskussion zur PC-Software]

[[Category:FPGA-Projekte]]
[[Category:FPGA und Co]]
[[Category:Boards]]
[[Category:Oszilloskope und Analyzer]]

Logic Analyzer

2014-02-18T08:15:01Z

46.5.155.92: /* coolLA */

Diese Seite enthält eine Übersicht über verschiedene Logic Analyzer '''Selbstbau-Projekte'''. Zur genellen Funktion dieser Geräte, siehe die Seite [[Logikanalysator]].

== AVR-basiert ==

=== LoLA ===

* 2002 von A. Hinrichs
* AT90S1200 Controller with a 2k-RAM
* ASM

LoLA is a 8-Bit Logicanalyzer. Internal sampletimes from 2µs to 16ms. Triggerword with don't cares. External clock or trigger on rising or falling edge. Timing and state with I2C-analysis. 2k memory, very low cost.
With Pulsegenerator. Programmable Ti and Tp 1us..8sec, Duty-Cycle, Period/Frequency, Continuous- and Burst-Mode. 16- and 32-bit Software for Windows

[http://avrfreaks.net/index.php?module=FreaksAcademy&func=viewItem&item_type=project&item_id=47 Projektseite bei avrfreaks.net]

=== AVR USB Logikanalysator ===

* 2006 B. Sauter
* Mega 32 & USBN9604
* 8-Bit
* 250kHz online, 1000 Samples @ 4MHz
* USB

http://www.mikrocontroller.net/topic/48559

=== Simple Logic Analyzer ===

* 8-channel
* 32kB SRAM
* RS232
* 2 MHz
* Software: Win GUI

http://antoniak.ep.com.pl/index.php?id=sla

=== SCANALOGIC ===

'''Version 1'''
* bis 4 Kanäle
* bis 4 Million Samples per second
* RS232 (bzw. USB-RS232)
* Windows-Software (Visual Basic)
* Software (AVR und Windows): Closed Source?
* Basis: Atmega16 und NAND-Gate
* http://www.ikalogic.com/scanalogic_home.php

'''Version 2 Pro'''
* bis 4 Kanäle
* bis 20 Million Samples per second
* Maximum sampling buffer 256K
* Generator/Playback Modus
* USB HID mode
* Firmware upgrade feature
* Windows-Software (Visual Basic)
* Basis: Atmel AVR
* Aufgebaut und getestet
* http://www.ikalogic.com/scanalogic2/

=== MiniLog ===

Zur Zeit gibt es zwei Versionen, die sich hauptsächlich in der Samplerate und in der Speichergröße unterscheiden:

'''50 MSa/s Version'''
* 8 Kanäle
* 50 MSa/s
* 4k Samplespeicher
* Trigger auf beliebige Pegelkombinationen
* Basis ATMega644
* FT232 USB 115200 Baud

'''80 MSa/s Version'''
* 8 Kanäle
* 50 MSa/s
* 16k Samplespeicher (32k bei neuer Software)
* Trigger auf beliebige Pegelkombinationen
* Basis ATMega88 / ATMega48
* FT232 USB 500000 Baud

Weitere Infos und Diskussion:
* http://www.avr.roehres-home.de/logikanalyzer/index.html
* http://www.mikrocontroller.net/topic/141602

== FPGA / CLPD ==



=== SUMP Logic Analyzer ===

* 32 Kanäle bis 100 MHz, 16 Kanäle bei 200 MHz
* 200 MHz - 10 Hz Sampling Rate
* 256 KSamples Speicher (1 MByte)
* Ankopplung über RS232
* Java Software

Der SUMP Logic Analyzer hat wahlweise einen einfachen Trigger (Rising/Falling mit Maskierung) oder einen komplexen 4stufigen Trigger, sowie einen einfachen zuschaltbaren Noise Filter, der Pulse kürzer als 1/100 MHz filtert um Crosstalk-Effekte in den Anschlussleitungen zu kompensieren. Der Speicher wird im Wartezustand als "Ringstack" kontinuierlich beschrieben. Dadurch können auch Daten von vor der Trigger-Auslösung ausgelesen werden.

Das Gerät nutzt das Xilinx Spartan 3 Starter Kit Board von Digilent (Kosten Stand Mai 2006: 100 - 150 Euro). Es muss lediglich der FPGA beschrieben und die Software eingerichtet werden. Die Software nutzt für den Zugriff auf die RS232 die RXTX Bibliothek, die für alle gängigen Betriebssysteme existiert.

Links:
* [http://www.sump.org/projects/analyzer/ Projektseite bei sump.org]
* [http://logicanalyzer.sourceforge.net/ LogicAnalyzer] is a framework as well as an application to operate a PC based logic analyzer. It's built using the Eclipse RCP and designed with extensibiliy in mind. Integrating devices, providing tools or creating completely new functionality is easy. The most prominent OpenSource logic analyzer hardware (namely the SUMP Logic Analyzer - and derivates such as the [[Logic_Analyzer#OpenBench_Logic_Sniffer|Open Workbench Logic Sniffer]]) work out of the box. It also serves as an example how easy it is to integrate new devices. (GPL)

=== BitHound Logic Analyzer ===
Hier handelt es sich um eine Erweiterung des SUMP auf einen Spartan-6.
Es gibt zwei Versionen; eine für das Xilinx-SP601 Development Board und eine für das Digilent ATLYS-Spartan-6 Board.

Der Analyzer-Core ist (noch) derselbe wie beim SUMP, der Speicher ist nun jedoch 128MB gross und die Datenübertragung erfolgt per Ethernet zum ebenfalls leicht verbesserten JAVA-Client.

Links:
* [http://www.bastli.ethz.ch/index.php?page=BitHoundEn Projektseite von www.bastli.ethz.ch]

=== eebit Logic Analyzer ===

* 32 Kanäle
* 100 MHz Sampling Rate
* 65 KSamples Speicher pro Kanal (2 MByte)
* Ankopplung über ISA-Bus oder Parallelport
* 2 stufiger Trigger
* einfaches Windows-Programm zur Steuerung/Darstellung

Der LA basiert auf einem Altera FPGA und speichert die Daten in einem externen SRAM. Die Hardware existiert in 2 Varianten, einmal als PC/104-Karte und mit einem Parallelinterface.

[http://www.freepcb.com/eebit/ Projektseite]

=== miniLA ===

Der LA basiert auf einem Xilinx CPLD

* 32 Kanäle
* 100 MHz Sampling Rate
* 128 kSamples Speicher
* Ankopplung über USB oder LPT (neuere Version von mockup: nur USB)
* 5V-tolerante Eingänge

neuere Version von mockup:
* 512 kSamples bzw. 1MSamples
* Ankoppelung über USB

Links:
* [http://minila.sourceforge.net Projektseite]
* [[MiniLA]] Artikel auf www.mikrocontroller.net

neuere Version von mockup:
* http://www.mikrocontroller.net/topic/174860 Forum
* http://www.mikrocontroller.net/articles/Minila_Version_MockUp Artikel

=== coolLA ===

coolLA ist eine erweiterte Version des miniLA. Die wesentlichen Änderungen sind:

* USB Stromversorgung mit galvanischer Trennung
* Einsatz einer Coolrunner II CPLD
* Time- und Stateanalyse umschaltbar zusammen im System mit angepasster Software
* 512k Samples Speicher 32 Bit
* integrierte Datenempfänger
* 40-poliger IDE Stecker Intronix LogicPort kompatibel
* passt in Elpac Gehäuse

Links:
* [http://coolla.kleinefreiheit.org Projektseite mit Bilder und Download - Achtung: hat gewechselt ]
* [http://www.mikrocontroller.net/topic/175219#1682430 Forumbeitrag] von Wolfgang R. (portside)

=== lekernel's USB Logic Analyzer ===

* 24 Kanäle

Der LA basiert auf einem Altera Cyclone II FPGA. Alle Schaltpläne, VHDLs, Designer Dateien stehen zur Verfügung. Leider nur ein Quick+Dirty Linux Treiber erstmal da.

[http://lekernel.net/scrapbook/ula.html Projektseite]
=== OpenBench Logic Sniffer ===
FPGA basierter LA, HW & SW ist offen (open source). Specs:

* 70MHz+ sample speeds
** 200Msps captures up to 100MHz waveforms on 16 channels
** 100Msps captures up to 50MHz waveforms on 32 channels
* 32 channels
** 8 channels with 24K sample depth
** 16 channels with 12K sample depth
** 32 channels with 6K sample depth
* 16 buffered, 5volt tolerant channels
* USB interface, USB powered
Die Software hat Interpreter für RS232, SPI, I2C, 1-Wire und einen A/D-Wandler.

http://www.gadgetfactory.net/gf/project/butterflylogic/

Software in action:
* Overview and using RLE : [http://www.screencast.com/t/yWBdfwCYh6]
* Capturing & Decoding UART data: [http://www.screencast.com/t/MWM5MDUyNGIt]

Eine fertige Platine gibts von www.Seeedstudio.com für 50$ oder in Deutschland bei http://www.watterott.com/de/Open-Logic-Sniffer für 45,22€ exkl. Versand (2.90 € UPS Standard).

=== EjLA - Embedded jTAG Logic Analyzer ===
Dies ist ein kleiner Logicanalyzer der dafür gedacht ist, den (kommerziellen) Xilinx Chipscope Analyzer zu ersetzen. Daher verbietet die Lizenz auch
die kommerzielle Nutzung.

Das EjLA Setup verwendet SUMP als Client-GUI am PC. Die Kommunikation erfolgt über jTAG und verwendet das Xilinx "impact" Programm. Daher sollte jedes Kabel, dass von Xilinx dafür unterstützt wird, auch mit EjLA laufen. Außerdem muss man beim Entwickeln nichts umstecken bzw. Pins "vorhalten" (man kann das ISE und Bitstream-download gleichzeitig mit der modifizierten SUMP Software zur Analyse verwenden). Um das zu realisieren, wird eine kleine
"server" Software verwendet, die zwischen dem SUMP-GUI und dem EjLA Core über
"impact" kommuniziert. Das ISE Setup wird dabei auch nicht verändert. Damit ist auch sichergestellt, dass SUMP kein wesentlicher Bestandteil von EjLA ist/wird und man stattdessen in Zukunft ggf. auch andere Clients verwenden kann.

Die kleinste Core Version läßt noch mehr als genug Platz sogar auf einem kleinen xc3s100e FPGA und bietet einen LA mit ~500 bis 8000 Samples x 32 Kanäle Speichertiefe nur mit einem BRAM Block(!) Dies wird erreicht durch die Verwendung von einfacher Lauflängen-Kompression.

Links:
* [http://www.pin4.at/pro_fpga.php#ejla EjLA Projektseite]

== PIC-basiert ==

=== PIC Logicx ===

[http://martin.hinner.info/electronics/piclogix/ PIC Logix] (GPL, optional Standalone VGA Ausgabe, PIC24 or dsPIC33)

=== Logic Analyzer III (USB) ===

[http://technology.niagarac.on.ca/people/mcsele/LogicAnalyzer.html Logic Analyzer III (USB)] uses a multithreaded Win-32 front-end and a native USB interface. It features a 20MS/s sample rate and a 4K sample depth. Zentrale Bauteile sind ein PIC18F4550 Mikrocontroller und ein AM7204 FIFO IC z.B. von AMD.

=== pk2-la ===

* Hardware: PICkit 2 Programmer Logic Tool Analyzer
** 3 Kanal bis 500 kHz
** http://www.microchip.com/pickit2
* Software:
** [http://pk2-la.sourceforge.net/ pk2-la]. The Microchip PICkit 2 has the ability to act as a logic analyzer and I/O probe. This project provides a reverse engineered libusb user space device driver and GUI to provide this functionality for users of unsupported operating systems. (Python, Lizenz: GPL)

== Parallelport LA ==

Bitte beachten: Derartige Parallelport LAs sind z.B. bei der Samplerate durch die PC-Hardware und das PC OS im Vergleich zu höherwertigen LAs eingeschränkt.

* [http://tfla-01.berlios.de/ The Fabulous Logic Analyzer] (GPL, multiplatform, Simple [[I2C]] analyzer)
* [http://akikorhonen.org/projects.php?action=view&id=59 Parallel port logic analyzer]
* [http://uvasux.googlepages.com/simplelogicanalyser Simple Logic Analyser]
* [http://www.xs4all.nl/~jwasys/old/diy2.html A logic analyzer using the PC's parallel port] (Win32)
* [http://www.codeproject.com/KB/system/17ChannelLogicAnalyzer.aspx 17 Channel Logic Analyzer] By Elmue auf www.codeproject.com (Windows)

== Open Source Software ==

''The [http://sigrok.org/wiki/Main_Page sigrok] project aims at creating a portable, cross-platform, Free/Libre/Open-Source logic analyzer software that supports various (usually USB-based) logic analyzer hardware products. The code is licensed under the terms of the GNU GPL.''

sigrok supported hardware:
* Saleae Logic (supported)
* EE Electronics XLA/ESLA100 (supported)
* ASIX SIGMA (partially supported)
* Openbench Logic Sniffer (work in progress)
* ZEROPLUS Logic Cube LAP-C (work in progress)
* CWAV USBee SX (coming up)
* Braintechnology USB-LPS (planned)
* Buspirate (planned)
* Intronix Logicport (planned)

''[http://logicanalyzer.sourceforge.net/ LogicAnalyzer] is a framework as well as an application to operate a PC based logic analyzer. It's built using the Eclipse RCP and designed with extensibiliy in mind. Integrating devices, providing tools or creating completely new functionality is easy.

LogicAnalyzer main features:
* Platform independent ( LogicAnalyzer is built using Eclipse RCP, thus it's mostly platform independent. It also features a native and clean UI.)
* Rich set of tools ( Several tools come out of the box, such as frequency measurement, distance measurement and serial byte interpreter. LA also comes with an I2C protocol analyzer (SPI, as well as UART analyzer will follow).)
* SUMP integration ( The most prominent OpenSource logic analyzer hardware (namely the SUMP Logic Analyzer - and derivates such as the Open Workbench Logic Sniffer) work out of the box. It also serves as an example how easy it is to integrate new devices.)

== Sonstiges ==

=== Vergleichstabelle Logic-Analyzer ===

* [http://sigrok.org/wiki/Logic_analyzer_comparison sigrok: Logic Analyzer Comparison] (TODO: evtl. dort sowie hier Einträge synchronisieren)

=== Isolation, galvanische Trennung vom PC ===

Bei günstigen Geräten am USB-Anschluss ist oft die Masseleitung vom Testgerät über den Logic-Analyzer bis hin zum PC durchgeschleift. Das ist nicht immer wünschenswert und man möchte daher keine elektrische Verbindung.
Prinzipiell gibt es für die galvanische Trennung vom PC zwei Ansätze. Zum einen kann man die Eingänge des Logic Analyzers durch Übertrager derart gestalten, dass keine elektrische Verbindung zum Gerät besteht. Bei teuren Analyzern ist das meist eingebaut, manchmal sogar kanalweise.
Man kann auch den Logic-Analyzer direkt über einen USB-Isolator vom PC trennen. Dabei muss aber die maximale Übertragungsrate, der verfügbare Strom des USB-Isolators beachtet werden und die notwendige Mindestgeschwindigkeit zum Betrieb des Logic-Analyzers. Bringt das Gerät beispielsweise keinen Pufferspeicher mit, so wird mindestens die Abtastrate herabgesetzt oder der Betrieb am USB-Isolator sogar unmöglich. Hier kann man dann eine Isolation auf Eingangsseite des Logic-Analyzers nachrüsten.

* [http://www.keinschnickschnack.de/?page_id=647 Projektseite: Isolation von 8 Kanälen durch Optokoppler an der Eingangsseite des Logic-Analyzers] (Bis 10MHz auf 8 Kanälen gleichzeitig)
* [http://www.elv.de/USB-galvanisch-getrennt-USB-Isolator-UI-100/x.aspx/cid_726/detail_30743 ELV: Isolator bis 12MBit Datendurchsatz am USB] (Full-Speed, kein HI-Speed)

=== In Planung: Mikrocontroller.net LA ===

Hier entsteht langsam seit Mitte 2005 ein komplexer (FPGA, CLPD, AVR) Logic Analyser für recht gehobene Ansprüche, allerdings ist die Beteiligung seitdem etwas eingeschlafen:

* [[Logic Analyzer-Projekt: Ideen zur Hardware|Hardware]]
* [[Logic Analyzer-Projekt: Ideen zur Software|Software]]

=== In Planung: Logikanalysator mit Palm ===

In Planung, Brainstorming: [[Palm-Logicanalyzer]]

[[Category:Oszilloskope und Analyzer]]
[[Category:Messtechnik]]
[[Category:Signalverarbeitung]]