https://www.mikrocontroller.net/api.php?action=feedcontributions&feedformat=atom&user=83.30.87.41 2026-04-10T12:00:27Z Benutzerbeiträge MediaWiki 1.39.7 https://www.mikrocontroller.net/index.php?title=Logic_Analyzer&diff=47302 2010-05-08T16:04:47Z

<p>83.30.87.41: /* SCANALOGIC */</p> <hr /> <div>Diese Seite enthält eine Übersicht über verschiedene Logic Analyzer '''Selbstbau-Projekte'''.<br /> <br /> == AVR-basiert ==<br /> <br /> === LoLA ===<br /> <br /> * 2002 von A. Hinrichs<br /> * AT90S1200 Controller with a 2k-RAM<br /> * ASM<br /> <br /> LoLA is a 8-Bit Logicanalyzer. Internal sampletimes from 2us to 16ms. Triggerword with don't cares. External clock or trigger on rising or falling edge. Timing and state with I2C-analysis. 2k memory, very low cost.<br /> With Pulsegenerator. Programmable Ti and Tp 1us..8sec, Duty-Cycle, Period/Frequency, Continuous- and Burst-Mode. 16- and 32-bit Software for Windows<br /> <br /> [http://avrfreaks.net/index.php?module=FreaksAcademy&amp;func=viewItem&amp;item_type=project&amp;item_id=47 Projektseite bei avrfreaks.net]<br /> <br /> === AVR USB Logikanalysator ===<br /> <br /> * 2006 B. Sauter<br /> * Mega 32 &amp; USBN9604 <br /> * 8-Bit<br /> * 250kHz online, 1000 Samples @ 4MHz<br /> * USB<br /> <br /> http://www.mikrocontroller.net/topic/48559<br /> <br /> <br /> === µLab LA ===<br /> <br /> * 2007 µLabs<br /> * Mega 8<br /> * 8-Bit, 24Mhz<br /> * Ram zur Aufzeichnung<br /> * LCD<br /> * USB<br /> * Software: Linux, zur Ausgabe von VCD<br /> <br /> http://www.microlaboratories.com/?page_id=77<br /> ''''' (Site down!)'''''<br /> <br /> === Simple Logic Analyzer ===<br /> <br /> * 8-channel<br /> * 32kB SRAM<br /> * RS232<br /> * 2 MHz<br /> * Software: Win GUI<br /> <br /> http://antoniak.ep.com.pl/index.php?id=sla<br /> <br /> === SCANALOGIC ===<br /> <br /> * Atmega16 + NAND-Gate<br /> * bis 4 Million Samples per second<br /> * RS232 (bzw. USB-RS232)<br /> * Windows-Software (Visual Basic)<br /> * Software (AVR und Windows): Closed Source?<br /> <br /> http://www.ikalogic.com/scanalogic_home.php<br /> <br /> <br /> === SCANALOGIC 2 ===<br /> <br /> * Atmel AVR<br /> * bis 20 Million Samples per second<br /> * USB HID mode<br /> * Windows-Software (Visual Basic)<br /> <br /> http://www.ikalogic.com/scanalogic2/<br /> <br /> ===MiniLog===<br /> <br /> zZ. 2 Versionen 50MSa/s und 80MSa/s<br /> <br /> ====50MSa Version====<br /> <br /> *8-Kanäle<br /> *50MSa/s<br /> *4k Samplespeicher<br /> *Trigger auf beliebige Pegelkombinationen <br /> *ATMega644<br /> *FT232 USB 115200Baud<br /> <br /> ====Neue Version====<br /> *8-Kanäle<br /> *80MSa/s<br /> *16k Samplespeicher (32k bei neuer Software)<br /> *Trigger auf beliebige Pegelkombinationen <br /> *ATMega88 / ATMega48<br /> *FT232 USB 500000Baud<br /> <br /> http://www.avr.roehres-home.de/logikanalyzer/index.html<br /> <br /> http://www.mikrocontroller.net/topic/141602<br /> <br /> == FPGA / CLPD ==<br /> <br /> &lt;!-- <br /> Deditec LAs sind keine Selbstbauprojekte, daher hier entfernt. Ggf. neuen Artikel aufmachen oder anderen, passenderen ergänzen. Danke.<br /> <br /> === Deditec Logicanalyzer USB-LOGI-500===<br /> <br /> * 36 Kanäle<br /> * 500 MSamples/sec (bis 100 Samples/Sec)<br /> * 4096 Samples Speichertiefe/Kanal<br /> * 2 Trigger Ebene<br /> * Logi+ Windows Software<br /> * sehr kostengünstiges Einsteigermodell<br /> <br /> === Deditec Logicanalyzer USB-LOGI-250===<br /> <br /> * 36 Kanäle<br /> * 250 MHz bis 100 Hz Sampling Rate<br /> * 512 KSamples Speichertiefe/Kanal<br /> * 1/8 .. 7/8 Pretrigger<br /> * 2 Trigger Ebenen<br /> * Windows Software Logi+<br /> <br /> [http://www.deditec.de/de/logikanalysatoren/prod.html Herstellerseite]<br /> --&gt;<br /> <br /> === Sump's Logic Analyzer ===<br /> <br /> * 32 Kanäle bis 100 MHz, 16 Kanäle bei 200 MHz<br /> * 200 MHz - 10 Hz Sampling Rate<br /> * 256 KSamples Speicher (1 MByte)<br /> * Ankopplung über RS232<br /> * Java Software<br /> <br /> Der LA hat wahlweise einen einfachen Trigger (Rising/Falling mit Maskierung) oder einen komplexen 4stufigen Trigger, sowie einen einfachen zuschaltbaren Noise Filter, der Pulse kürzer als 1/100 MHz filtert um Crosstalk-Effekte in den Anschlussleitungen zu kompensieren. Der Speicher wird im Wartezustand als &quot;Ringstack&quot; kontinuierlich beschrieben. Dadurch können auch Daten von vor der Trigger-Auslösung ausgelesen werden.<br /> <br /> Das Gerät nutzt das Xilinx Spartan 3 Starter Kit Board von Digilent (Kosten Stand Mai 2006: 100 - 150 Euro). Es muss lediglich der FPGA beschrieben und die Software eingerichtet werden. Die Software nutzt für den Zugriff auf die RS232 die RXTX Bibliothek, die für alle gängigen Betriebssysteme existiert.<br /> <br /> [http://www.sump.org/projects/analyzer/ Projektseite bei sump.org]<br /> <br /> === eebit Logic Analyzer ===<br /> <br /> * 32 Kanäle<br /> * 100 MHz Sampling Rate<br /> * 65 KSamples Speicher pro Kanal (2 MByte)<br /> * Ankopplung über ISA-Bus oder Parallelport<br /> * 2 stufiger Trigger<br /> * einfaches Windows-Programm zur Steuerung/Darstellung<br /> <br /> Der LA basiert auf einem Altera FPGA und speichert die Daten in einem externen SRAM. Die Hardware existiert in 2 Varianten, einmal als PC/104-Karte und mit einem Parallelinterface.<br /> <br /> [http://www.freepcb.com/eebit/ Projektseite]<br /> <br /> === miniLA ===<br /> <br /> * 32 Kanäle<br /> * 100 MHz Sampling Rate<br /> * 128 kSamples Speicher<br /> * Ankopplung über USB oder LPT<br /> * 5V-tolerante Eingänge<br /> <br /> Der LA basiert auf einem Xilinx CPLD.<br /> <br /> [http://minila.sourceforge.net Projektseite]&lt;br/&gt;<br /> [[MiniLA|Artikel auf www.mikrocontroller.net]]<br /> <br /> === lekernel's USB Logic Analyzer ===<br /> <br /> * 24 Kanäle<br /> <br /> Der LA basiert auf einem Altera Cyclone II FPGA. Alle Schaltpläne, VHDLs, Designer Dateien stehen zur Verfügung. Leider nur ein Quick+Dirty Linux Treiber erstmal da. <br /> <br /> [http://lekernel.net/scrapbook/ula.html Projektseite]<br /> === OpenBench Logic Sniffer ===<br /> FPGA basierter LA, HW &amp; SW ist offen (open source). Specs:<br /> <br /> * 70MHz+ sample speeds<br /> ** 200Msps captures up to 100MHz waveforms on 16 channels<br /> ** 100Msps captures up to 50MHz waveforms on 32 channels<br /> * 32 channels<br /> ** 8 channels with 24K sample depth<br /> ** 16 channels with 12K sample depth<br /> ** 32 channels with 6K sample depth<br /> * 16 buffered, 5volt tolerant channels<br /> * USB interface, USB powered<br /> <br /> http://www.gadgetfactory.net/gf/project/butterflylogic/<br /> <br /> Software in action:<br /> * Overview and using RLE : [http://www.screencast.com/t/yWBdfwCYh6]<br /> * Capturing &amp; Decoding UART data: [http://www.screencast.com/t/MWM5MDUyNGIt]<br /> <br /> == PIC-basiert ==<br /> <br /> === PIC Logicx ===<br /> <br /> [http://martin.hinner.info/electronics/piclogix/ PIC Logix] (GPL, optional Standalone VGA Ausgabe, PIC24 or dsPIC33)<br /> <br /> &lt;!-- <br /> Das PICkit2 ist kein Selbstbauprojekt, daher hier entfernt. Ggf. neuen Artikel aufmachen oder anderen, passenderen ergänzen. Danke.<br /> <br /> === Microchip PICkit2 ===<br /> <br /> PICkit 2 Programmer Logic Tool Analyzer<br /> 3 Kanal bis 500 kHz<br /> * http://www.microchip.com/pickit2<br /> --&gt;<br /> <br /> == Parallelport LA ==<br /> <br /> Bitte beachten: Derartige Parallelport LAs sind z.B. bei der Samplerate durch die PC-Hardware und das PC OS im Vergleich zu höherwertigen LAs eingeschränkt.<br /> <br /> * [http://tfla-01.berlios.de/ The Fabulous Logic Analyzer] (GPL, multiplatform, Simple [[I2C]] analyzer)<br /> * [http://akikorhonen.org/projects.php?action=view&amp;id=59 Parallel port logic analyzer]<br /> * [http://uvasux.googlepages.com/simplelogicanalyser Simple Logic Analyser]<br /> * [http://www.xs4all.nl/~jwasys/old/diy2.html A logic analyzer using the PC's parallel port] (Win32)<br /> <br /> == Open Source Software ==<br /> <br /> ''The [http://sigrok.org/wiki/Main_Page sigrok] project aims at creating a portable, cross-platform, Free/Libre/Open-Source logic analyzer software that supports various (usually USB-based) logic analyzer hardware products. The code is licensed under the terms of the GNU GPL.''<br /> <br /> sigrok supported hardware:<br /> * Saleae Logic (supported)<br /> * EE Electronics XLA/ESLA100 (supported)<br /> * ASIX SIGMA (partially supported)<br /> * Openbench Logic Sniffer (work in progress)<br /> * ZEROPLUS Logic Cube LAP-C (work in progress)<br /> * CWAV USBee SX (coming up)<br /> * Braintechnology USB-LPS (planned)<br /> * Buspirate (planned)<br /> * Intronix Logicport (planned)<br /> <br /> == Sonstiges ==<br /> <br /> === Vergleichstabelle Logic-Analyzer ===<br /> <br /> * [http://sigrok.org/wiki/Logic_Analyzer_Comparison sigrok: Logic Analyzer Comparison] (TODO: evtl. dort sowie hier Einträge synchronisieren)<br /> <br /> === In Planung: Mikrocontroller.net LA ===<br /> <br /> Hier entsteht langsam seit Mitte 2005 ein komplexer (FPGA, CLPD, AVR) Logic Analyser für recht gehobene Ansprüche, allerdings ist die Beteiligung seitdem etwas eingeschlafen:<br /> <br /> * [[Logic Analyzer-Projekt: Ideen zur Hardware|Hardware]]<br /> * [[Logic Analyzer-Projekt: Ideen zur Software|Software]]<br /> <br /> === In Planung: Logikanalysator mit Palm ===<br /> <br /> In Planung, Brainstorming: [[Palm-Logicanalyzer]]<br /> <br /> [[Category:Oszilloskope und Analyzer| ]]</div>

83.30.87.41