<?xml version="1.0"?>
<feed xmlns="http://www.w3.org/2005/Atom" xml:lang="de">
	<id>https://www.mikrocontroller.net/api.php?action=feedcontributions&amp;feedformat=atom&amp;user=84.154.60.46</id>
	<title>Mikrocontroller.net - Benutzerbeiträge [de]</title>
	<link rel="self" type="application/atom+xml" href="https://www.mikrocontroller.net/api.php?action=feedcontributions&amp;feedformat=atom&amp;user=84.154.60.46"/>
	<link rel="alternate" type="text/html" href="https://www.mikrocontroller.net/articles/Spezial:Beitr%C3%A4ge/84.154.60.46"/>
	<updated>2026-04-10T13:04:12Z</updated>
	<subtitle>Benutzerbeiträge</subtitle>
	<generator>MediaWiki 1.39.7</generator>
	<entry>
		<id>https://www.mikrocontroller.net/index.php?title=ModelSim&amp;diff=16183</id>
		<title>ModelSim</title>
		<link rel="alternate" type="text/html" href="https://www.mikrocontroller.net/index.php?title=ModelSim&amp;diff=16183"/>
		<updated>2006-07-14T21:41:44Z</updated>

		<summary type="html">&lt;p&gt;84.154.60.46: &lt;/p&gt;
&lt;hr /&gt;
&lt;div&gt;Modelsim ist eine Mächtige Simulationsumgebung für [[HDL]]&#039;s. Diese erlaubt die taktsynchrone oder timinggenaue Simulation von digitalen Logikelementen. Die Simulationsumgebung ist z.B. im kostenlos bei [http://www.xilinx.com Xilinx] im ISE WebPack als ModelSim XE III Starter enthalten.&lt;br /&gt;
&lt;br /&gt;
==Unter Modelsim_xe Altera Bauteile simulieren==&lt;br /&gt;
Für die Simulation von Altera spezifischen Bausteinen (RAM,PLL..) werden, Liberties von Altera benötigt. Diese müssen eingebunden werden.&lt;br /&gt;
&lt;br /&gt;
Dies Modelsim Altera Version downloaden und installieren&lt;br /&gt;
Das Verzeichnis Modelsim ae/altera nach modelsim xe/altera kopieren&lt;br /&gt;
InI Datei im Modelsim_xe verzeichnis folgendermassen erweitern:&lt;br /&gt;
	[Library]&lt;br /&gt;
	std = $MODEL_TECH/../std&lt;br /&gt;
	ieee = $MODEL_TECH/../ieee&lt;br /&gt;
	verilog = $MODEL_TECH/../verilog&lt;br /&gt;
	vital2000 = $MODEL_TECH/../vital2000&lt;br /&gt;
	std_developerskit = $MODEL_TECH/../std_developerskit&lt;br /&gt;
	synopsys = $MODEL_TECH/../synopsys&lt;br /&gt;
	modelsim_lib = $MODEL_TECH/../modelsim_lib&lt;br /&gt;
	lpm = $MODEL_TECH/../altera/vhdl/220model&lt;br /&gt;
	alt_vtl = $MODEL_TECH/../altera/vhdl/alt_vtl&lt;br /&gt;
	altera_mf = $MODEL_TECH/../altera/vhdl/altera_mf&lt;br /&gt;
	altgxb = $MODEL_TECH/../altera/vhdl/altgxb&lt;br /&gt;
	cyclone = $MODEL_TECH/../altera/vhdl/cyclone&lt;br /&gt;
	sgate = $MODEL_TECH/../altera/vhdl/sgate&lt;br /&gt;
Modelsim_xe starten&lt;br /&gt;
neu dazugekommene Libraries rekompilieren&lt;br /&gt;
[[Category:FPGA und Co]]&lt;br /&gt;
&lt;br /&gt;
==Simulation von Speicherinhalten von Quartus unter Modelsim==&lt;br /&gt;
Der Inhalt des Speichers muss im Intel hex Format vorliegen.&lt;br /&gt;
Falls dies nicht der Fall ist müssen folgende Schritte durchgeführt werden:&lt;br /&gt;
* Quartus öffnen&lt;br /&gt;
* Speicher Datei öffnen (mif)&lt;br /&gt;
* Datei/speichern unter.. &lt;br /&gt;
** hex als Dateiendung wählen&lt;br /&gt;
* Hinweis: Dateiname und Endung immer klein schreiben!!!&lt;br /&gt;
&lt;br /&gt;
Im Design muss noch die File Endung von mif in hex geändert werden.&lt;br /&gt;
* init_file =&amp;gt; &amp;quot;prog.hex&amp;quot;&lt;br /&gt;
&lt;br /&gt;
Hinweis:&lt;br /&gt;
Der Speicherinhalt kann unter View/debug/memory angeschaut werden.&lt;/div&gt;</summary>
		<author><name>84.154.60.46</name></author>
	</entry>
</feed>