Mikrocontroller.net - Benutzerbeiträge [de]

VHDL

2006-07-13T17:51:14Z

84.57.194.63: /* Wann und warum verwendet man Variablen? */

VHDL

2006-07-13T17:50:31Z

84.57.194.63: /* Wann und warum verwendet man Variablen? */

VHDL

2006-07-13T17:49:15Z

84.57.194.63: /* Wann und warum verwendet man Variablen? */

VHDL

2006-07-13T17:47:11Z

84.57.194.63: /* Wann und warum verwendet man Variablen? */

VHDL

2006-07-13T17:46:28Z

84.57.194.63: /* Wann und warum verwendet man Variablen? */

Hardwarebeschreibungssprachen

2006-07-13T17:46:00Z

84.57.194.63: /* English */

Mit einer Hardwarebeschreibungssprache lässt sich das Verhalten von (digitalen) Schaltkreisen in Textform beschreiben. Aus dem Quelltext können dann z.B. Daten für die Programmierung von Logikbausteinen ([[FPGA]], [[CPLD]], [[GAL]]) gewonnen werden, oder es lassen sich Simulationen durchführen.

== ABEL ==

'''A'''dvanced '''B'''oolean '''E'''xpression '''L'''anguage

ABEL wird hauptsächlich für kleinere Aufgaben wie die Programmierung von [[GAL]]s verwendet.

=== Weblinks ===
* [http://www.seas.upenn.edu/ese/rca/software/abel/abel.primer.html ABEL-HDL Primer] - englischsprachige ABEL-Einführung von der University of Pennsylvania

== AHDL ==

Die Altera Hardware Description Language AHDL ist eine Weiterentwicklung von ABEL.

== CUPL ==

Dem ABEL verwandte Sprache, wird von Atmel noch als WinCUPL für Atmel-CPLDs kostenlos bereitgestellt, aber nicht mehr gepflegt. (Der Texteditor stürzt beim Speichern ab und beendet das Programm - Abhilfe: Wordpad o.ä. benutzen)

== Verilog ==

=== Weblinks ===
* [http://www.eg.bucknell.edu/~cs320/1995-fall/verilog-manual.html Verilog Handbook]
* [http://www.stanford.edu/class/ee183/handouts_win2003/VerilogQuickRef.pdf Verilog Quick Reference]
* [http://www.fpga4fun.com/VerilogTips.html Verilog Tips and Tricks]

== VHDL ==

'''V'''ery High Speed Integrated Circuit '''H'''ardware '''D'''escription '''L'''anguage

VHDL ist die in Europa vorwiegend verwendete Beschreibungssprache für digitale Schaltungen.

=== Weblinks ===
====Deutsch====
* [http://www.nt-nv.fh-koeln.de/Labor/VhdlEasy/index.html VHDL easy] - deutschsprachige VHDL-Einführung von der FH Köln
* [http://www.itiv.uni-karlsruhe.de/opencms/opencms/de/study/vhdl/book/download.html Schaltungsdesign mit VHDL] - komplettes Buch als PDF
* NEU! [http://tech-www.informatik.uni-hamburg.de/vhdl/doc/kurzanleitung/vhdl.pdf VHDL Kurzanleitung] - deutschsprachig, ca. 110 Seiten
* [http://wwwlrh.fh-bielefeld.de/vhdl_vor/VHDL_VOR.htm Schaltungs-Synthese mit VHDL] eine Einfuehrung
* [http://www.vhdl-online.de/tutorial/ VHDL Tutorial] - umfangreiches Tutorial zu VHDL

====English====
* [http://www.ti.informatik.uni-frankfurt.de/Docs/cook/ VHDL Cookbook] - komplettes Buch
* [http://www.fpga4fun.com/VHDLTips.html VHDL Tips and Tricks]
* [http://www.doulos.com/knowhow/vhdl_designers_guide/ The Designer's Guide to VHDL]

[[Category:FPGA und Co]]

FPGA

2006-07-13T17:45:38Z

84.57.194.63: /* Weblinks */

ModelSim

2006-07-13T17:44:57Z

84.57.194.63: /* Unter Modelsim_xe Altera Bauteile simulieren */

Modelsim ist eine Mächtige Simulationsumgebung für [[HDL]]'s

==Unter Modelsim_xe Altera Bauteile simulieren==
Für die Simulation von Altera spezifischen Bausteinen (RAM,PLL..) werden, Liberties von Altera benötigt. Diese müssen eingebunden werden.

Dies Modelsim Altera Version downloaden und installieren
Das Verzeichnis Modelsim ae/altera nach modelsim xe/altera kopieren
InI Datei im Modelsim_xe verzeichnis folgendermassen erweitern:
[Library]
std = $MODEL_TECH/../std
ieee = $MODEL_TECH/../ieee
verilog = $MODEL_TECH/../verilog
vital2000 = $MODEL_TECH/../vital2000
std_developerskit = $MODEL_TECH/../std_developerskit
synopsys = $MODEL_TECH/../synopsys
modelsim_lib = $MODEL_TECH/../modelsim_lib
lpm = $MODEL_TECH/../altera/vhdl/220model
alt_vtl = $MODEL_TECH/../altera/vhdl/alt_vtl
altera_mf = $MODEL_TECH/../altera/vhdl/altera_mf
altgxb = $MODEL_TECH/../altera/vhdl/altgxb
cyclone = $MODEL_TECH/../altera/vhdl/cyclone
sgate = $MODEL_TECH/../altera/vhdl/sgate
Modelsim_xe starten
neu dazugekommene Libraries rekompilieren
[[Category:FPGA und Co]]

==Simulation von Speicherinhalten von Quartus unter Modelsim==
Der Inhalt des Speichers muss im Intel hex Format vorliegen.
Falls dies nicht der Fall ist müssen folgende Schritte durchgeführt werden:
* Quartus öffnen
* Speicher Datei öffnen (mif)
* Datei/speichern unter..
** hex als Dateiendung wählen
* Hinweis: Dateiname und Endung immer klein schreiben!!!

Im Design muss noch die File Endung von mif in hex geändert werden.
* init_file => "prog.hex"

Hinweis:
Der Speicherinhalt kann unter View/debug/memory angeschaut werden.

ModelSim

2006-07-13T17:42:43Z

84.57.194.63:

Modelsim ist eine Mächtige Simulationsumgebung für [[HDL]]'s

==Unter Modelsim_xe Altera Bauteile simulieren==
Für die Simulation von Altera spezifischen Bausteinen (RAM,PLL..) werden, Liberties von Altera benötigt. Diese müssen eingebunden werden.

Dies Modelsim Altera Version downloaden und installieren
Das Verzeichnis Modelsim ae/altera nach modelsim xe/altera kopieren
InI Datei im Modelsim_xe verzeichnis folgendermassen erweitern:
[Library]
std = $MODEL_TECH/../std
ieee = $MODEL_TECH/../ieee
verilog = $MODEL_TECH/../verilog
vital2000 = $MODEL_TECH/../vital2000
std_developerskit = $MODEL_TECH/../std_developerskit
synopsys = $MODEL_TECH/../synopsys
modelsim_lib = $MODEL_TECH/../modelsim_lib
lpm = $MODEL_TECH/../altera/vhdl/220model
alt_vtl = $MODEL_TECH/../altera/vhdl/alt_vtl
altera_mf = $MODEL_TECH/../altera/vhdl/altera_mf
altgxb = $MODEL_TECH/../altera/vhdl/altgxb
cyclone = $MODEL_TECH/../altera/vhdl/cyclone
sgate = $MODEL_TECH/../altera/vhdl/sgate
Modelsim_xe starten
neu dazugekommene Libraries rekompilieren

==Simulation von Speicherinhalten von Quartus unter Modelsim==
Der Inhalt des Speichers muss im Intel hex Format vorliegen.
Falls dies nicht der Fall ist müssen folgende Schritte durchgeführt werden:
* Quartus öffnen
* Speicher Datei öffnen (mif)
* Datei/speichern unter..
** hex als Dateiendung wählen
* Hinweis: Dateiname und Endung immer klein schreiben!!!

Im Design muss noch die File Endung von mif in hex geändert werden.
* init_file => "prog.hex"

Hinweis:
Der Speicherinhalt kann unter View/debug/memory angeschaut werden.