Mikrocontroller.net - Benutzerbeiträge [de]

Lehrvideos

2012-08-06T20:36:14Z

Fritzjaeger: Titel

=Lehrvideos zu FPGA, VHDL, Verilog und Digital Design=
Hier ensteht eine Linkliste von Lehrvideos und Demos, die den Einstieg und Meisterschaft(?) im Design von digitalen Systemen erleichtern sollen. Die Videos sollen zeigen, wie man mit den Tools arbeitet.

Eine kurze Durchsicht bei youtube zeigt auf, dass nur ein kleiner Teil der Videos als Lehrvideo taugt, der Großteil sind Promotion-Videos, die hier nicht gelistet werden.

== VHDL and Xilinx Spartan FPGA 1/2 ==

* [http://www.youtube.com/watch?v=Bg_4nqSs2OY| VHDL and Xilinx Spartan FPGA 1/2]
* [http://www.youtube.com/watch?v=SRsISGjRj-4| VHDL and Xilinx Spartan FPGA 2/2]

Auf englisch kommentierte Demo die zeigt, wie man zu einem zugehörigen Blockbild den VHDL-Code schreibt und diesen synthetisiert. Gezeigt werden die Xilinxtools ISE, RTL-View, Core Generator.

== Introductory tutorial on Verilog ==
* [http://www.youtube.com/watch?NR=1&v=jkiHUaNIAKg| Introductory tutorial on Verilog] PowerPoint Vorlesung, einschläfernde Stimme, aber im Inhalt solide.
Erklärt werden die Beschreibungsformen (gatter, Verhalten, Prozeduraler Ansatz) und die Grundelemente register,wire,module.

== How to Setup Simulation in ModelSim ==
*[http://www.youtube.com/watch?v=VTMelKXXmho| Modelsim]
Dieser Englischsprachiger Screencast erklärt vornehmlich die GUI-basierte Bedienung des modelsim-Simulators, auf die script-steuerung wird kurz hingewiesen. Erklärt werden compile, compile-Order, Filestruktur, Fenstergruppierung. Leider wird kaum auf die Bedienung des wave-Fensters eingegangen.

==Statische Timing-Analyse==
*[http://www.youtube.com/watch?v=pEj6LR-C84Y| Lec-33 static timing analysis.wmv]
*[http://www.youtube.com/watch?v=mrY0MzCBgAo| Lec-34 static timing analysis]
Über zwei Stunden feinstes Indian English von Hold/Set-time zu clock-constrainst, false pathes und SDF. Hochschulvortrag mit handgezeichnetet Folien.

==Timing constraints - Xilinx==
*[http://www.youtube.com/watch?v=dRM0HVdqvZo&| Kapitel eins - Definition und Zweck von Timing constraints]
*[http://www.youtube.com/watch?v=38Px7CmGczo| Kapitel zwei - period, jitter, Offset]
*[http://www.youtube.com/watch?v=P3rQssXEFm8| Kapitel drei - Optionen, Eingabemöglichkeiten]
Offizielles Xilinx-Lehnmodul zu timing-constraints als PowerPoint-Vortrag. Das Video folgt der klassichen Lehrmethodik: Präsentation neues Wissens and anschliessende Vertiefung durch Beispiele und Frage/Antwort
Da die Basics der Timing-Constraints (kritischer Pfad, jitter, ...) für alle FPGA-Familien gleich sind, lohnt sich mindestens das erste Kapitel auch für Nutzer von Altera, Actel und andere.

== Programming/Bitstream download with Xilinx Impact ==
*[http://www.youtube.com/watch?v=gnSiwBn0djQ| Intro to FPGAs for Software Engineers - Part 5 - Programming, JTAG, PROMs, & iMPACT]
Dieser Screencast zeigt die Klicks und Eingaben um ein Board (FPGA,PROMS) mit JTAG-Schnittstelle über das Impact-tool der Xilinx-ISE zu programmieren. Perfekt lesbar an einem 1080 Monitor.

== How to use KCPSM3 in VHDL FPGA based project ==
* [http://www.youtube.com/watch?v=An3x5tKL5Js| How to use KCPSM3 in VHDL FPGA based project ]
Der KCPSM3 ist der Vorläufer der 8-Bit Soft-CPU Picoblaze von Xilinx. Das unkommentierte, aber mit Musik unterlegte Video zeigt wie im ISE Editor der VHDL-Code (Component-Instanziierung) hierfür erstellt wird. Einzelne Clicks in der Tooliste sind grafisch hervorgehoben. Der Text ist nicht sonderlich gut lesbar.

== Noch ohne abschliessende Bewertung ==

* [http://www.youtube.com/watch?v=Ob7B6x5g6tw FPGA Xilinx VHDL Video Tutorial]: Zeigt das Aufsetzen eines Projektes in der Xilinx-ISE.

* [http://www.youtube.com/watch?v=FxF0M3DA68Y Basic Schematic Input Tutorial] Xilinx-ISE, project from the scratch, fürchterlicher Ton
=== Vorlesungen Prof.S.Srinivasan , Madras, Indien ===
bspw.:
*[http://www.youtube.com/watch?v=RZQTTfU9TNA| Lecture 30 Encoders and Decoders]
Vorlesungsvideo, stark akzentgefärbtes Englisch, erklärt werden die Grundlagen des Digitaldesigns, EDA-Tools werden vorgestellt.

==Nicht empfohlen==

[[Kategorie:FPGA und Co]]

Lehrvideos

2012-08-06T20:33:53Z

Fritzjaeger: /* Statische Timing-Analyse */ erweitert

Hier ensteht eine Linkliste von Lehrvideos und Demos, die den Einstieg und Meisterschaft(?) im Design von digitalen Systemen erleichtern sollen. Die Videos sollen zeigen, wie man mit den Tools arbeitet.

Eine kurze Durchsicht bei youtube zeigt auf, dass nur ein kleiner Teil der Videos als Lehrvideo taugt, der Großteil sind Promotion-Videos, die hier nicht gelistet werden.

== VHDL and Xilinx Spartan FPGA 1/2 ==

* [http://www.youtube.com/watch?v=Bg_4nqSs2OY| VHDL and Xilinx Spartan FPGA 1/2]
* [http://www.youtube.com/watch?v=SRsISGjRj-4| VHDL and Xilinx Spartan FPGA 2/2]

Auf englisch kommentierte Demo die zeigt, wie man zu einem zugehörigen Blockbild den VHDL-Code schreibt und diesen synthetisiert. Gezeigt werden die Xilinxtools ISE, RTL-View, Core Generator.

== Introductory tutorial on Verilog ==
* [http://www.youtube.com/watch?NR=1&v=jkiHUaNIAKg| Introductory tutorial on Verilog] PowerPoint Vorlesung, einschläfernde Stimme, aber im Inhalt solide.
Erklärt werden die Beschreibungsformen (gatter, Verhalten, Prozeduraler Ansatz) und die Grundelemente register,wire,module.

== How to Setup Simulation in ModelSim ==
*[http://www.youtube.com/watch?v=VTMelKXXmho| Modelsim]
Dieser Englischsprachiger Screencast erklärt vornehmlich die GUI-basierte Bedienung des modelsim-Simulators, auf die script-steuerung wird kurz hingewiesen. Erklärt werden compile, compile-Order, Filestruktur, Fenstergruppierung. Leider wird kaum auf die Bedienung des wave-Fensters eingegangen.

==Statische Timing-Analyse==
*[http://www.youtube.com/watch?v=pEj6LR-C84Y| Lec-33 static timing analysis.wmv]
*[http://www.youtube.com/watch?v=mrY0MzCBgAo| Lec-34 static timing analysis]
Über zwei Stunden feinstes Indian English von Hold/Set-time zu clock-constrainst, false pathes und SDF. Hochschulvortrag mit handgezeichnetet Folien.

==Timing constraints - Xilinx==
*[http://www.youtube.com/watch?v=dRM0HVdqvZo&| Kapitel eins - Definition und Zweck von Timing constraints]
*[http://www.youtube.com/watch?v=38Px7CmGczo| Kapitel zwei - period, jitter, Offset]
*[http://www.youtube.com/watch?v=P3rQssXEFm8| Kapitel drei - Optionen, Eingabemöglichkeiten]
Offizielles Xilinx-Lehnmodul zu timing-constraints als PowerPoint-Vortrag. Das Video folgt der klassichen Lehrmethodik: Präsentation neues Wissens and anschliessende Vertiefung durch Beispiele und Frage/Antwort
Da die Basics der Timing-Constraints (kritischer Pfad, jitter, ...) für alle FPGA-Familien gleich sind, lohnt sich mindestens das erste Kapitel auch für Nutzer von Altera, Actel und andere.

== Programming/Bitstream download with Xilinx Impact ==
*[http://www.youtube.com/watch?v=gnSiwBn0djQ| Intro to FPGAs for Software Engineers - Part 5 - Programming, JTAG, PROMs, & iMPACT]
Dieser Screencast zeigt die Klicks und Eingaben um ein Board (FPGA,PROMS) mit JTAG-Schnittstelle über das Impact-tool der Xilinx-ISE zu programmieren. Perfekt lesbar an einem 1080 Monitor.

== How to use KCPSM3 in VHDL FPGA based project ==
* [http://www.youtube.com/watch?v=An3x5tKL5Js| How to use KCPSM3 in VHDL FPGA based project ]
Der KCPSM3 ist der Vorläufer der 8-Bit Soft-CPU Picoblaze von Xilinx. Das unkommentierte, aber mit Musik unterlegte Video zeigt wie im ISE Editor der VHDL-Code (Component-Instanziierung) hierfür erstellt wird. Einzelne Clicks in der Tooliste sind grafisch hervorgehoben. Der Text ist nicht sonderlich gut lesbar.

== Noch ohne abschliessende Bewertung ==

* [http://www.youtube.com/watch?v=Ob7B6x5g6tw FPGA Xilinx VHDL Video Tutorial]: Zeigt das Aufsetzen eines Projektes in der Xilinx-ISE.

* [http://www.youtube.com/watch?v=FxF0M3DA68Y Basic Schematic Input Tutorial] Xilinx-ISE, project from the scratch, fürchterlicher Ton
=== Vorlesungen Prof.S.Srinivasan , Madras, Indien ===
bspw.:
*[http://www.youtube.com/watch?v=RZQTTfU9TNA| Lecture 30 Encoders and Decoders]
Vorlesungsvideo, stark akzentgefärbtes Englisch, erklärt werden die Grundlagen des Digitaldesigns, EDA-Tools werden vorgestellt.

==Nicht empfohlen==

[[Kategorie:FPGA und Co]]

Lehrvideos

2012-08-06T20:29:53Z

Fritzjaeger: +STA

Hier ensteht eine Linkliste von Lehrvideos und Demos, die den Einstieg und Meisterschaft(?) im Design von digitalen Systemen erleichtern sollen. Die Videos sollen zeigen, wie man mit den Tools arbeitet.

Eine kurze Durchsicht bei youtube zeigt auf, dass nur ein kleiner Teil der Videos als Lehrvideo taugt, der Großteil sind Promotion-Videos, die hier nicht gelistet werden.

== VHDL and Xilinx Spartan FPGA 1/2 ==

* [http://www.youtube.com/watch?v=Bg_4nqSs2OY| VHDL and Xilinx Spartan FPGA 1/2]
* [http://www.youtube.com/watch?v=SRsISGjRj-4| VHDL and Xilinx Spartan FPGA 2/2]

Auf englisch kommentierte Demo die zeigt, wie man zu einem zugehörigen Blockbild den VHDL-Code schreibt und diesen synthetisiert. Gezeigt werden die Xilinxtools ISE, RTL-View, Core Generator.

== Introductory tutorial on Verilog ==
* [http://www.youtube.com/watch?NR=1&v=jkiHUaNIAKg| Introductory tutorial on Verilog] PowerPoint Vorlesung, einschläfernde Stimme, aber im Inhalt solide.
Erklärt werden die Beschreibungsformen (gatter, Verhalten, Prozeduraler Ansatz) und die Grundelemente register,wire,module.

== How to Setup Simulation in ModelSim ==
*[http://www.youtube.com/watch?v=VTMelKXXmho| Modelsim]
Dieser Englischsprachiger Screencast erklärt vornehmlich die GUI-basierte Bedienung des modelsim-Simulators, auf die script-steuerung wird kurz hingewiesen. Erklärt werden compile, compile-Order, Filestruktur, Fenstergruppierung. Leider wird kaum auf die Bedienung des wave-Fensters eingegangen.

==Statische Timing-Analyse==
*[http://www.youtube.com/watch?v=pEj6LR-C84Y| Lec-33 static timing analysis.wmv]
72 Minuten feinstes Indian English von Hold/Set-time zu clock-constrainst, false pathes und SDF. Hochschulvortrag mit handgezeichnetet Folien.

==Timing constraints - Xilinx==
*[http://www.youtube.com/watch?v=dRM0HVdqvZo&| Kapitel eins - Definition und Zweck von Timing constraints]
*[http://www.youtube.com/watch?v=38Px7CmGczo| Kapitel zwei - period, jitter, Offset]
*[http://www.youtube.com/watch?v=P3rQssXEFm8| Kapitel drei - Optionen, Eingabemöglichkeiten]
Offizielles Xilinx-Lehnmodul zu timing-constraints als PowerPoint-Vortrag. Das Video folgt der klassichen Lehrmethodik: Präsentation neues Wissens and anschliessende Vertiefung durch Beispiele und Frage/Antwort
Da die Basics der Timing-Constraints (kritischer Pfad, jitter, ...) für alle FPGA-Familien gleich sind, lohnt sich mindestens das erste Kapitel auch für Nutzer von Altera, Actel und andere.

== Programming/Bitstream download with Xilinx Impact ==
*[http://www.youtube.com/watch?v=gnSiwBn0djQ| Intro to FPGAs for Software Engineers - Part 5 - Programming, JTAG, PROMs, & iMPACT]
Dieser Screencast zeigt die Klicks und Eingaben um ein Board (FPGA,PROMS) mit JTAG-Schnittstelle über das Impact-tool der Xilinx-ISE zu programmieren. Perfekt lesbar an einem 1080 Monitor.

== How to use KCPSM3 in VHDL FPGA based project ==
* [http://www.youtube.com/watch?v=An3x5tKL5Js| How to use KCPSM3 in VHDL FPGA based project ]
Der KCPSM3 ist der Vorläufer der 8-Bit Soft-CPU Picoblaze von Xilinx. Das unkommentierte, aber mit Musik unterlegte Video zeigt wie im ISE Editor der VHDL-Code (Component-Instanziierung) hierfür erstellt wird. Einzelne Clicks in der Tooliste sind grafisch hervorgehoben. Der Text ist nicht sonderlich gut lesbar.

== Noch ohne abschliessende Bewertung ==

* [http://www.youtube.com/watch?v=Ob7B6x5g6tw FPGA Xilinx VHDL Video Tutorial]: Zeigt das Aufsetzen eines Projektes in der Xilinx-ISE.

* [http://www.youtube.com/watch?v=FxF0M3DA68Y Basic Schematic Input Tutorial] Xilinx-ISE, project from the scratch, fürchterlicher Ton
=== Vorlesungen Prof.S.Srinivasan , Madras, Indien ===
bspw.:
*[http://www.youtube.com/watch?v=RZQTTfU9TNA| Lecture 30 Encoders and Decoders]
Vorlesungsvideo, stark akzentgefärbtes Englisch, erklärt werden die Grundlagen des Digitaldesigns, EDA-Tools werden vorgestellt.

==Nicht empfohlen==

[[Kategorie:FPGA und Co]]

Lehrvideos

2012-08-06T20:19:41Z

Fritzjaeger: +xilinx timing constraints

Hier ensteht eine Linkliste von Lehrvideos und Demos, die den Einstieg und Meisterschaft(?) im Design von digitalen Systemen erleichtern sollen. Die Videos sollen zeigen, wie man mit den Tools arbeitet.

Eine kurze Durchsicht bei youtube zeigt auf, dass nur ein kleiner Teil der Videos als Lehrvideo taugt, der Großteil sind Promotion-Videos, die hier nicht gelistet werden.

== VHDL and Xilinx Spartan FPGA 1/2 ==

* [http://www.youtube.com/watch?v=Bg_4nqSs2OY| VHDL and Xilinx Spartan FPGA 1/2]
* [http://www.youtube.com/watch?v=SRsISGjRj-4| VHDL and Xilinx Spartan FPGA 2/2]

Auf englisch kommentierte Demo die zeigt, wie man zu einem zugehörigen Blockbild den VHDL-Code schreibt und diesen synthetisiert. Gezeigt werden die Xilinxtools ISE, RTL-View, Core Generator.

== Introductory tutorial on Verilog ==
* [http://www.youtube.com/watch?NR=1&v=jkiHUaNIAKg| Introductory tutorial on Verilog] PowerPoint Vorlesung, einschläfernde Stimme, aber im Inhalt solide.
Erklärt werden die Beschreibungsformen (gatter, Verhalten, Prozeduraler Ansatz) und die Grundelemente register,wire,module.

== How to Setup Simulation in ModelSim ==
*[http://www.youtube.com/watch?v=VTMelKXXmho| Modelsim]
Dieser Englischsprachiger Screencast erklärt vornehmlich die GUI-basierte Bedienung des modelsim-Simulators, auf die script-steuerung wird kurz hingewiesen. Erklärt werden compile, compile-Order, Filestruktur, Fenstergruppierung. Leider wird kaum auf die Bedienung des wave-Fensters eingegangen.

==Timing constraints - Xilinx==
*[http://www.youtube.com/watch?v=dRM0HVdqvZo&| Kapitel eins - Definition und Zweck von Timing constraints]
*[http://www.youtube.com/watch?v=38Px7CmGczo| Kapitel zwei - period, jitter, Offset]
*[http://www.youtube.com/watch?v=P3rQssXEFm8| Kapitel drei - Optionen, Eingabemöglichkeiten]
Offizielles Xilinx-Lehnmodul zu timing-constraints als PowerPoint-Vortrag. Das Video folgt der klassichen Lehrmethodik: Präsentation neues Wissens and anschliessende Vertiefung durch Beispiele und Frage/Antwort
Da die Basics der Timing-Constraints (kritischer Pfad, jitter, ...) für alle FPGA-Familien gleich sind, lohnt sich mindestens das erste Kapitel auch für Nutzer von Altera, Actel und andere.

== Programming/Bitstream download with Xilinx Impact ==
*[http://www.youtube.com/watch?v=gnSiwBn0djQ| Intro to FPGAs for Software Engineers - Part 5 - Programming, JTAG, PROMs, & iMPACT]
Dieser Screencast zeigt die Klicks und Eingaben um ein Board (FPGA,PROMS) mit JTAG-Schnittstelle über das Impact-tool der Xilinx-ISE zu programmieren. Perfekt lesbar an einem 1080 Monitor.

== How to use KCPSM3 in VHDL FPGA based project ==
* [http://www.youtube.com/watch?v=An3x5tKL5Js| How to use KCPSM3 in VHDL FPGA based project ]
Der KCPSM3 ist der Vorläufer der 8-Bit Soft-CPU Picoblaze von Xilinx. Das unkommentierte, aber mit Musik unterlegte Video zeigt wie im ISE Editor der VHDL-Code (Component-Instanziierung) hierfür erstellt wird. Einzelne Clicks in der Tooliste sind grafisch hervorgehoben. Der Text ist nicht sonderlich gut lesbar.

== Noch ohne abschliessende Bewertung ==

* [http://www.youtube.com/watch?v=Ob7B6x5g6tw FPGA Xilinx VHDL Video Tutorial]: Zeigt das Aufsetzen eines Projektes in der Xilinx-ISE.

* [http://www.youtube.com/watch?v=FxF0M3DA68Y Basic Schematic Input Tutorial] Xilinx-ISE, project from the scratch, fürchterlicher Ton
=== Vorlesungen Prof.S.Srinivasan , Madras, Indien ===
bspw.:
*[http://www.youtube.com/watch?v=RZQTTfU9TNA| Lecture 30 Encoders and Decoders]
Vorlesungsvideo, stark akzentgefärbtes Englisch, erklärt werden die Grundlagen des Digitaldesigns, EDA-Tools werden vorgestellt.

==Nicht empfohlen==

[[Kategorie:FPGA und Co]]

Lehrvideos

2012-08-06T20:02:04Z

Fritzjaeger: +Video zu impact

Hier ensteht eine Linkliste von Lehrvideos und Demos, die den Einstieg und Meisterschaft(?) im Design von digitalen Systemen erleichtern sollen. Die Videos sollen zeigen, wie man mit den Tools arbeitet.

Eine kurze Durchsicht bei youtube zeigt auf, dass nur ein kleiner Teil der Videos als Lehrvideo taugt, der Großteil sind Promotion-Videos, die hier nicht gelistet werden.

== VHDL and Xilinx Spartan FPGA 1/2 ==

* [http://www.youtube.com/watch?v=Bg_4nqSs2OY| VHDL and Xilinx Spartan FPGA 1/2]
* [http://www.youtube.com/watch?v=SRsISGjRj-4| VHDL and Xilinx Spartan FPGA 2/2]

Auf englisch kommentierte Demo die zeigt, wie man zu einem zugehörigen Blockbild den VHDL-Code schreibt und diesen synthetisiert. Gezeigt werden die Xilinxtools ISE, RTL-View, Core Generator.

== Introductory tutorial on Verilog ==
* [http://www.youtube.com/watch?NR=1&v=jkiHUaNIAKg| Introductory tutorial on Verilog] PowerPoint Vorlesung, einschläfernde Stimme, aber im Inhalt solide.
Erklärt werden die Beschreibungsformen (gatter, Verhalten, Prozeduraler Ansatz) und die Grundelemente register,wire,module .

== How to Setup Simulation in ModelSim ==
*[http://www.youtube.com/watch?v=VTMelKXXmho| Modelsim]
Dieser Englischsprachiger Screencast erklärt vornehmlich die GUI-basierte Bedienung des modelsim-Simulators, auf die script-steuerung wird kurz hingewiesen. Erklärt werden compile, compile-Order, Filestruktur, Fenstergruppierung. Leider wird kaum auf die bedienung des wave-Fensters eingegangen.

== Programming/Bitstream download with Xilinx Impact ==
*[http://www.youtube.com/watch?v=gnSiwBn0djQ| Intro to FPGAs for Software Engineers - Part 5 - Programming, JTAG, PROMs, & iMPACT]
Dieser Screencast zeigt die Klicks und Eingaben um ein Board (FPGA,PROMS) mit JTAG-Schnittstelle über das Impact-tool der Xilinx-ISE zu programmieren. Perfekt lesbar an einem 1080 Monitor.

== How to use KCPSM3 in VHDL FPGA based project ==
* [http://www.youtube.com/watch?v=An3x5tKL5Js| How to use KCPSM3 in VHDL FPGA based project ]
Der KCPSM3 ist der Vorläufer der 8-Bit Soft-CPU Picoblaze von Xilinx. Das unkommentierte, aber mit Musik unterlegte Video zeigt wie im ISE Editor der VHDL-Code (Component-Instanziierung) hierfür erstellt wird. Einzelne Clicks in der Tooliste sind grafisch hervorgehoben. Der Text ist nicht sonderlich gut lesbar.

== Noch ohne abschliessende Bewertung ==

* [http://www.youtube.com/watch?v=Ob7B6x5g6tw FPGA Xilinx VHDL Video Tutorial]: Zeigt das Aufsetzen eines Projektes in der Xilinx-ISE.

* [http://www.youtube.com/watch?v=FxF0M3DA68Y Basic Schematic Input Tutorial] Xilinx-ISE, project from the scratch, fürchterlicher Ton
=== Vorlesungen Prof.S.Srinivasan , Madras, Indien ===
bspw.:
*[http://www.youtube.com/watch?v=RZQTTfU9TNA| Lecture 30 Encoders and Decoders]
Vorlesungsvideo, stark akzentgefärbtes Englisch, erklärt werden die Grundlagen des Digitaldesigns, EDA-Tools werden vorgestellt.

==Nicht empfohlen==

[[Kategorie:FPGA und Co]]

Programmierbare Logik

2012-08-06T19:52:06Z

Fritzjaeger: Lehrvideos umsortiert

Programmierbare Logikbausteine bieten die Möglichkeit, digitale Schaltungen in nahezu beliebiger Komplexität, beginnend mit z.B. einer Digitaluhr, eigener [[CPU]]s bis hin zur Mobilfunk-Basisstation aufzubauen.

Die Historie der programmierbaren digitalen Logik reicht von den starren ICs der 74***-Reihe über die schon programmierbaren "Urväter" [[GAL]] und [[PAL]] zu den heute oft eingesetzten [[CPLD]]s zu Hochleistungs-[[FPGA]]s mit intergrierter PowerPC-CPU.
Heute meint man mit Programmierbarer Logik Bausteine, die in einer Hochsprache wie [[VHDL]] oder [[Verilog]] beschrieben werden, also [[CPLD]]s oder [[FPGA]]s.

Obwohl die Entwicklungsarbeit an einem FPGA der an einem Mikrocontroller ähnelt, sind FPGA- und C-Software-Entwicklung grundverschiedene Lösungsansätze.

== Hardwarebeschreibungssprachen und Simulation allgemein ==

* [[Hardwarebeschreibungssprachen|Übersicht zu VHDL, Verilog, ABEL etc.]]
* [http://www.symphonyeda.com/ Ein VHDL Simulator für Linux und Windows, auch mit kostenloser Lizenz]
* [http://ghdl.free.fr/ OpenSource VHDL Simulator unter GPL für Linux & Windows]
* [http://icarus.com/eda/verilog/ OpenSource Verilog Simulator unter GPL für Linux & Windows]
* [[ModelSim| Praxistipps zu ModelSim]]
* [http://home.nc.rr.com/gtkwave/ GTKWave] ist ein Program mit dem man .vcd Signal dumps ansehen kann. Es ist gerade interessant wenn man Simulatoren wie z. B. ghdl oder Icarus Verilog benutzt, die keine eigene GUI haben.

==Synthese Digitaler Schaltungen, Electronic Design Automatisation (EDA)==

* [[FPGA/CPLD Toolchain | Allgemeine Beschreibung der Arbeitsweise von Synthesewerkzeugen]]
* [http://www.xilinx.com/ise/logic_design_prod/webpack.htm Xilinx ISE Webpack]
** [[Xilinx_ISE|Fehler einkreisen]]
** [[Xilinx ISE: Hinweise zu Versionen|Bugs & Features der einzelnen ISE-Versionen]]
** [[Xilinx_ISE_Linux|ISE unter Linux]]
** [[Xilinx_ISE_Tutorial|ISE Tutorial]]
* [http://www.altera.com/products/software/products/quartus2/qts-index.html Altera Quartus II]
** [http://www.mikrocontroller.net/forum/read-9-387954.html Timing mit Quartus II:]
* [http://www.latticesemi.com/products/designsoftware/diamond/index.cfm Lattice Diamond] (ehem. ispLEVER)
* [http://www.actel.com/products/software/default.aspx Actel Libero]

==Beschaltung/Inbetriebnahme/Konfiguration FPGAs==

; Konfiguration allgemein:

* [http://www.mikrocontroller.net/forum/read-9-293892.html Kopierschutz des FPGA Konfigurationsspeichers]

;Konfiguration (Download) Xilinx:

* [[Impact_mask|Fehler bei Konfiguration: "*.mask not found"]]
* [http://www.mikrocontroller.net/forum/read-9-395732.html Spannung ROM/FPGA Spartan3]
* [http://www.mikrocontroller.net/forum/read-9-385079.html USB Programmierkabel unter Linux]
* [http://www.mikrocontroller.net/forum/read-9-360045.html Spartan2 Konfiguration per JTAG beschalten]
* [http://www.mikrocontroller.net/forum/read-9-286219.html Selbstbau Programmierkabel]
* [[media:Parallel_Cable_III.png | Parallel Cable III, verbesserte Version, für alle Xilinxbausteine]]
* [http://www.mikrocontroller.net/articles/Xilinx_USB-JTAG-Adapter Selbstbau USB Programmierkabel - Xilinx DLC9G clone]

;Konfiguration Altera:

* [http://www.mikrocontroller.net/forum/read-9-282738.html Selbstbau Programmierkabel]

;Beschaltung allgemein:

* [http://www.mikrocontroller.net/forum/read-9-330299.html Stromaufnahme von FPGAs]

; Beschaltung Xilinx:
* [http://www.mikrocontroller.net/forum/read-9-328386.html Spannungsregler für Spartan3]
* [http://www.mikrocontroller.net/forum/read-9-291474.html Unterschiede Spartan3/3E]
* [http://www.mikrocontroller.net/forum/read-9-306733.html XC95xxx CPLD: Beschaltung Quarz/Oszillator]
* [http://www.mikrocontroller.net/forum/read-9-294326.html Probleme beim Programmieren XC95xxx]
* [http://www.mikrocontroller.net/forum/read-9-285009.html Spartan2 Programmierfehler durch falsches PowerUp]

== FPGA/CPLD Aufbau und Funktion ==

* [[CPLD]]
* [[FPGA]]

; Xilinx-FPGA Designs:

*[[MicroBlaze Takt|MicroBlaze max. Taktfrequenz und Leistung]]
* [http://www.mikrocontroller.net/forum/read-9-393058.html MicroBlaze Timingprobleme]

==Entwicklungsboards==

* [[Liste von FPGA Eval boards|FPGA-Evalboards verschiedener Hersteller]]
* Kleines CPLD Experimentiersystem im Selbstbau [http://www.mikrocontroller.net/topic/116702]
* [[Scalable FPGA Board]]

==Bücher/Videos/Links==

* [http://old.xess.com/ho03000.html Tutorials, Beispieldesigns, Makefiles -> eine Fundgrube! (alter Link)]
* [http://www.alse-fr.com/English/ips.html Beispielcores, Application Notes zu UART,LCD,PWM,Quiz zu VHDL]
* [http://www.doulos.com/knowhow/vhdl_designers_guide/ Nette Monthly VHDL Columne]
* [http://www.fpga4fun.com/ Nette kleine Projekte von RS232, I2C, 10BaseT, PCI, bis Oszilloskope]
*[[Lehrvideos|Liste von brauchbaren Lehrvideos]]
*Dokumente über Verilog und System Verilog
** http://www.sunburst-design.com/papers/
** http://www.sutherland-hdl.com/papers.html
* [http://www.iapetus.ch/article5.html Quine Mc Cluskey] vereinfacht Digitalschaltungen analog dem Verfahren der [http://de.wikipedia.org/wiki/Karnaugh-Veitch-Diagramm Karnaugh-Veith-Diagramme (>Wikipedia)]. Durch Einsatz des numerischen [http://de.wikipedia.org/wiki/Verfahren_nach_Quine_und_McCluskey Quine und Mc Cluskey Verfahrens (>Wikipedia)] können Schaltungen mit maximal 16 Eingängen und Ausgängen bearbeitet werden. Das Resultat der Berechnung kann als Schema, Tabelle oder Formel ausgegeben werden. (98/2000/XP/(Vista?), Freeware)

== Editoren ==

Immer wieder wird hier nach einem guten VHDL Editor gefragt. Zu Empfehlen ist der Crimson Editor, wer etwas mehr Power mag (allerdings auch mehr Einarbeitungszeit) nimmt Emacs. Emacs gibt es für Linux, Unix, und auch für [http://www.gnu.org/software/emacs/windows/ntemacs.html Windows].
Sehr empfehlen kann ich noch die [http://ecb.sourceforge.net/ ECB Erweiterung]. Unter Debian GNU Linux ist Emacs und ECB enthalten! Emacs ist sehr mächtig, leider ist die Lernkurve anfangs sehr flach. Hier gibt es ein [http://book.chinaunix.net/special/ebook/oreilly/LearningGnuEmacs/ eBook] zu Emacs. Ein weiterer bekannter Editor ist Notepad++.

== Forum ==

* [http://www.mikrocontroller.net/forum/9 Bereich FPGA, VHDL & Co. auf mikrocontroller.net]

== Weitere Artikel ==

* Artikel aus der [[:Kategorie:FPGA und Co|Kategorie "FPGA und Co"]]

[[Kategorie:FPGA und Co]]

Diskussion:Lehrvideos

2012-08-03T22:27:01Z

Fritzjaeger: /* Auteilen */ antwort+Nachfrage

== Auteilen ==
Ich würde die Seite in Lehrvideos VHDL, Lehrvideos Controller und Lehrvideos Plattformprogrammierung aufteilen.
:Die derzeitige Gliederung ist vorläufig. Mit "Controller" meinst Du wohl Mikrocontroller? - die sollen aber nicht unter "FPGA/VHDL und Co" abgehandelt werden (Ausnahme Basics zu Soft/Hard-CPU-cores). Was meinst du konkret mit "Plattformprogrammierung"? MfG, --[[Benutzer:Fritzjaeger|Fritzjaeger]] 22:27, 3. Aug. 2012 (UTC)

Lehrvideos

2012-08-02T06:40:00Z

Fritzjaeger: +Verilog + modelsim +indische Vorlesungen

Lehrvideos

2012-08-01T06:31:25Z

Fritzjaeger: +2 Kanditaten

== Lehrvideos "Arbeit mit FPGA's" ==
Hier ensteht eine Linkliste von Lehrvideos und Demos die den Einstieg und meusterschaft im Desing von Digitalen Systemen erleichtern sollen. Die Videos sollen zeigen wie man mit den Tools arbeitet.

Eine kurze Durchsicht bei youtube zeigtt auf das nur ein kleiner Teil der Videos als Lehrvideo taugt, der Großteil sind promotionsvideos. Diese werden hier nicht gelistet.

== VHDL and Xilinx Spartan FPGA 1/2 ==
*[http://www.youtube.com/watch?v=Bg_4nqSs2OY|VHDL and Xilinx Spartan FPGA 1/2]
*[http://www.youtube.com/watch?v=SRsISGjRj-4|VHDL and Xilinx Spartan FPGA 2/2]

Auf englisch kommentierte Demo die zeigt wie man zu einem zugehörigen Blockbild den VHDL-Code schreibt und diesen synthetisiert. Gezeigt werden die Xilinxtools ISE, RTL-View, Core Generator.

== How to use KCPSM3 in VHDL FPGA based project ==
*[http://www.youtube.com/watch?v=An3x5tKL5Js| How to use KCPSM3 in VHDL FPGA based project ]
Der KCPSM3 ist der Verläufer der 8 bit Soft-CPU Picoblaze von Xilinx. Das unkommentierte aber mit Musik unterlegte Video zeigt wie im ISE Editor der VHDL-Code (component - Instanziierung) hierfür erstellt wird. Einzelne Clicks in der Tooliste sinf grafisch hervorgehoben. Der Text ist nicht sonderlich gut lesbar.

= Ohne abschliessende Bewertung =
*[http://www.youtube.com/watch?v=Ob7B6x5g6tw | FPGA Xilinx VHDL Video Tutorial]
zeigt das Aufsetzen eines Projectes in der Xilinx-ISE.

*[http://www.youtube.com/watch?v=FxF0M3DA68Y | Basic Schematic Input Tutorial]
Xilinx - ISE, project from the scratch, fürchterlicher Ton

Lehrvideos

2012-08-01T06:24:46Z

Fritzjaeger: /* How to use KCPSM3 in VHDL FPGA based project */

Lehrvideos

2012-08-01T06:14:37Z

Fritzjaeger: Intor erste links