Mikrocontroller.net - Benutzerbeiträge [de]

AVR-Tutorial: Watchdog

2009-11-06T23:31:42Z

Gregor54321: /* Weblinks */

Dieser Artikel ist im Entstehen: Die Diskussion wird in [http://www.mikrocontroller.net/topic/131121] geführt.

Der [[Watchdog]] im AVR (WDT) ist ein spezieller Timer, der nach Ablauf (typisch ein paar ms) automatisch einen RESET auslöst. Im Normalbetrieb wird der Watchdog in der Hauptschleife des Programms regelmäßig zurückgesetzt. Wenn durch einen Fehler dieses Zurücksetzen nicht mehr stattfindet, läuft der Watchdog-Timer ab und löst einen RESET aus, um das Programm neu zu starten.

== Anwendung ==
(nach Ganssle-03)

Der Watchdog ist im Prinzip zur Stelle, wenn kein Anwender da ist, um den Resetknopf zu drücken.

Der Watchdog bringt dabei das System aus einem unvorhergesehenen Fehlerzustand wieder in einen betriebsbereiten Zustand.

Dieser Zustand nach einem WDT Reset kann je nach Implementierung im Programm sein:

* Debugzustand
* Sicherheitszustand
* Betriebszustand

Den Debugzustand kann man während der Entwicklung nutzen, um unvorhergesehene Ereignisse herauszufinden. Im fertigen System sollten diese durch das Debuggen bekannten Ereignisse korrekt, d.h. nicht über WDT behandelt werden.

Den Sicherheitszustand kann man verwenden, wenn das System aufgrund von Hardwareproblemen den WDT ausgelöst hat. Nach dem Reset durch den WDT wird die Resetquelle (normaler Reset oder WDT Reset?) ausgewertet und das System/die Hardware geprüft und ggf. in eine sichere Konfiguration statt in den normalen Betrieb gebracht.

Der normale Betriebszustand ist im Prinzip ein Sonderfall des Sicherheitszustands. Es ist zwar ein unerwartetes Ereignis eingetreten (z.B. einzelner zufälliger Speicherlesefehler), aber ein Neustart des Programms scheint nach einer Neuinitialisierung möglich. Ein Sonderfall ist die Anwendung des WDT zum bewussten Reset (s. Tipps & Tricks).

== Steuerung ==

Der WDT wird durch das Watchdog Timer Control Register WDTCR gesteuert.

<pre>
BIT 7 6 5 4 3 2 1 0
- - - WDCE WDE WDP2 WDP1 WDP0

BIT 4 : Watchdog Change Enable
BIT 3 : Watchdog Enable

BIT 2 1 0 Time-out nach ms
-------------------------------
0 0 0 16,3
0 0 1 32,5
0 1 0 65
0 1 1 130
1 0 0 260
1 0 1 520
1 1 0 1100
1 1 1 2100
</pre>

ACHTUNG: die Zeiten sind Betriebspannungsabhängig und sollte aus dem jeweiligen Datenblatt des µCs entnommen werden.

WDCE heißt beim Atmega16 WDTOE (Watchdog Turn-off Enable).

== Beispiel ==
=== WDT durch WDTON-Fuse aktivieren ===

Am Einfachsten läßt es sich durch ein kleines Programmbeispiel demonstrieren.

Ein ATmega8 wird mit 4 MHz des internen Taktgenerators mit einer Startup-Zeit von 64 ms getaktet. Die WDTON-Fuse ist gesetzt (WDT aktiviert). An Port B ist eine LED angschlossen (Pin egal).

<avrasm>
.include "m8def.inc"

; ATMega8L mit internen 4 MHz getaktet + 64 ms Startuptime
; WDTON aktiviert!

.def Temp1 = R16
.def SubCount = R17

.org 0x0000
rjmp Reset ; Reset Handler
.org OC1Aaddr
rjmp timer1_compare ; Timer Compare Handler

Reset:
ldi Temp1, LOW(RAMEND) ; Stackpointer initialisieren
out SPL, Temp1
ldi Temp1, HIGH(RAMEND)
out SPH, Temp1

ldi Temp1, 0xFF ; Port B auf Ausgang
out DDRB, Temp1

ldi Temp1, high(40000 - 1)
out OCR1AH, temp1
ldi Temp1, low(40000 - 1)
out OCR1AL, temp1
; CTC Modus einschalten
; Vorteiler auf 1
ldi Temp1, ( 1 << WGM12 ) | ( 1 << CS10 )
out TCCR1B, temp1

ldi Temp1, 1 << OCIE1A ; OCIE1A: Interrupt bei Timer Compare
out TIMSK, temp1

; kann auch weggelasen werden, da nach einem Reset das Register
; auf 0x00 steht, WDT Reset nach 16ms
ldi Temp1, (0<<WDCE)|(0<<WDE)|(0<<WDP2)|(0<<WDP1)|(0<<WDP0)
out WDTCR, Temp1

sei

Mainloop:
rjmp Mainloop

timer1_compare: ; Timer 1 Output Compare Handler

;** findet 100 x pro Sekunde statt (10 ms)
wdr ; Watch-Dog-Reset

inc SubCount ; Wenn dies nicht der 50. Interrupt
cpi SubCount, 50 ; ist, dann passiert gar nichts
brne exit_isr

;** findet 2 x pro Sekunde statt (500ms)
clr SubCount

;** Port B negieren
in Temp1, PinB
com Temp1
out PortB, Temp1

exit_isr:
reti ; das wars. Interrupt ist fertig
</avrasm>

Der Timer 1 läuft im CTC-Modus mit einer Frequenz von 100 Hz (10 ms).
Durch den Soft-Subcounter wird die Frequenz auf 2 Hz geteilt und jeweils nach 500 ms das Port B negiert.

Da die LED in diesem Beispiel nach 500 ms jeweils ein- und ausgeschalten wird, blinkt sie mit einer Frequenz von 1 Hz. Der WDT wird nach 10 ms zurückgesetzt, so dass er keinen RESET auslösen kann.

Wird jetzt der Befehl WDR auskommentiert, führt der WDT nach 16 ms
einen RESET aus. Die LED blinkt nun, bedingt durch die Startup-Zeit
von 64 ms und einem Time-out von 16ms mit rund 6 Hz.
1/(64ms + 16ms) ~ 12 Hz (halbe Periode)

=== WDT durch Software aktivieren/deaktivieren ===

Der WDT läßt sich auch softwaremäßig durch Setzen des WDE-Bits im WDTCR Register aktivieren.

<avrasm>
WDT_on:

in Temp1, WDTCR ; Write logical one to WDE
ori Temp1, (1<<WDE)
out WDTCR, Temp1
ret
</avrasm>

Dieses hat den Vorteil, dass man den WDT auch softwaremäßig wieder deaktivieren kann.

Ein Deaktivieren des WDTs ist nicht möglich, wenn die WDTON - Fuse
gesetzt ist!

Das softwaremäßige Deaktivieren verlangt allerdings eine besondere
Deaktivierungssequenz. (in drei Phasen)

<avrasm>
WDT_off:

;** 1. Phase
wdr ; reset WDT

;** 2. Phase
in Temp1, WDTCR ; Write logical one to WDCE and WDE
ori Temp1, (1<<WDCE)|(1<<WDE)

in Temp2, SREG ; save I Flag
cli ; we have only 5 cycles to reset WDE

out WDTCR, Temp1

;** 3. Phase
ldi Temp1, (0<<WDE) ; Turn off WDT
out WDTCR, Temp1

out SREG, Temp2 ; restore I Flag
ret
</avrasm>

Wenn WDCE und WDE nicht in einem Zug vor dem Deaktivieren auf 1 gesetzt werden, hat das Rücksetzen des WDE-Bits keine Wirkung und der WDT läuft munter weiter!

Dazu hat man maximal 5 Takte Zeit. Diese Sequenz darf auch nicht durch einen Interrupt unterbrochen werden.

== Tipps & Tricks ==

=== WDT nach einem Reset ===

Der WDT bleibt nach einem Reset (ob durch den Watchdog, extern oder aus sonstigen Gründen, also auch über das Flashen einer neuen Software hinweg!) aktiv,
wenn er einmal an war. Er läuft danach mit der kürzesten Zeit weiter, da die Prescaler Bits beim Reset gelöscht werden und somit die Watchdog Zeit auf die kürzeste Zeit gesetzt wird. Das kann zu unerwarteten Problemen führen ([http://www.mikrocontroller.net/topic/131137])

Dies steht nicht explizit im Datenblatt, sondern man kann es nur
anhand der Defaultwerte der Bits entnehmen, was viele übersehen.
Dies ist vor allem beim Programmieren in einer Hochsprache wie C wichtig, denn da verwendet man meist Makros für den Watchdog und kommt somit nicht direkt mit den Registern aus dem Datenblatt in Berührung. Weiterhin dauert die Initialisierung der globalen Variablen vor dem Start der main Funktion oft länger als als die Watchdog Periode, was dazu führt, dass die main Funktion nie erreicht wird.
Der Watchdog Timer muss daher vorher abgeschaltet werden, was beim gcc über Code in einer speziellen Section geschieht, die unmittelbar nach dem Reset ausgeführt wird.
Ein Beispiel findet sich dazu in folgendem Thread:
[http://www.mikrocontroller.net/topic/130969#1195920]

=== WDT gezielt zum Reset verwenden ===

Man kann den WDT auch verwenden, um gezielt per Software einen Reset des AVR auszulösen. Das wird z.B. im [[AVR Bootloader FastBoot von Peter Dannegger]] gemacht.

Variante1: Ohne Unterbrechung des Programmablaufs über eine Statusvariable oder Statusflag, z.B:
<avrasm>
tst rFlag
brne PC+2
wdr
</avrasm>
Um ein WDT-Reset auszulösen wird das Register rFlag an beliebiger Stelle auf ein Wert ungleich Null gesetzt.

Variante 2: Programm anhalten und auf WDT-Reset warten
<avrasm>
rjmp PC
</avrasm>

=== Resetquelle auswerten ===

Nach einem WDT-Reset wird die gleiche Adresse (0x0000) angesprungen, wie nach einem normalen Reset. Zur Unterscheidung der Reset-Quelle ist eine Auswertung des WDRF-Flags im MCU Control -und Statusregister erforderlich.

<avrasm>
in Temp1,MCUCSR ;MCU Control- und Statusregister lesen
sbrs Temp1,WDRF ;Prüfen ob Watchdog-Restart erfolgte
rjmp normalReset ;nein: Normalstart
cbr Temp1,1<<WDRF ;Watchdog-Resetflag zurücksetzen
out MCUCSR, Temp1
rjmp watchDogReset ;WDRStart
</avrasm>

=== Aufwecken aus einem Sleep Mode ===
Der WDT kann auch verwendet werden, um einen AVR im Rahmen der möglichen WDT-Zeiten zeitgesteuert aus einem [[Sleep Mode]] aufzuwecken. Allerdings verbraucht der eingeschaltete WDT einen gewissen Strom [http://www.mikrocontroller.net/topic/152298].

== Weblinks ==

* [http://www.embedded.com/columns/breakpoint/9900931?_requestid=140114 Li'l Bow Wow] By Jack Ganssle, Embedded Systems Design (engl.)
* [http://www.mikrocontroller.net/topic/95973 Watchdog Reset Flag auswerten] Erklärung, wie das WDRF unter C abgefragt wird

{{Navigation_zurückhoch|
zurücktext=7-Segment-Anzeige|
zurücklink=AVR-Tutorial: 7-Segment-Anzeige|
hochtext=Inhaltsverzeichnis|
hochlink=AVR-Tutorial}}

[[Category:AVR-Tutorial]]
[[Category:Timer und Uhren]]

RFM12

2009-02-14T16:34:17Z

Gregor54321: /* RFM hängt sich auf */

Beschreibung der Funkmodule RFM01, RFM02 und RFM12.

Benötigt werden in der Minimal-Version im FIFO-Modus nur die Anschlüsse nSEL, SDO, SDI und SCK, eben das komplette SPI-Interface. Der Zugriff auf das Sende- und Empfangs-FIFO ist per Software möglich, ebenso die Abfrage der Statusbits. Deshalb werden z.B. nIRQ und nFFS nicht unbedingt benötigt. nIRQ signalisiert unter anderem, dass das Modul bereit ist Daten zu empfangen. Wenn Daten empfangen wurden, kann dies über den FFIT-Pin abgefragt werden (falls die Füllschwelle eingestellt wurde). nFFS dient dazu das FIFO direkt anzusprechen (es ist quasi der Chipselect für das FIFO), davon wird in der Minimalversion aber kein Gebrauch gemacht. Der Pin muss daher auf high-Pegel gelegt werden!
An CLK kann eine Frequenz von 1MHz bis 10MHz eingestellt werden. Hiermit kann dann z.B. der Mikrocontroller versorgt werden.
Reset ist ein Open-Collector-Ausgang und gleichzeitig der Reset-Eingang. Er sollte daher entweder gar nicht, oder aber hochohmig angeschlossen werden.

Im FIFO-Mode kann das Modul konfiguriert werden mit dem Empfang zu warten, bis die Daten 0x2DD4 empfangen wurden. Sobald dieses Bitmuster empfangen wurde, werden Daten in das FIFO geschrieben, bis man das FIFO abschaltet und die Mustererkennung neu startet.

Als weitere Modi stehen unter anderem ein synchroner Modus zur Verfügung (no FIFO mode), in dem der Sender/Empfänger den Bittakt ausgibt, und synchron dazu die zu sendenden Daten einliest bzw. die empfangenen Daten ausgibt. Der SPI Bus ist trotzdem zur Initialisierung des Moduls notwendig.

== FAQ ==

=== SPI Interface ===

* Maximale Datenrate: 2,5MHz (10MHz Quarz / 4)

=== CLK-Ausgang bleibt bei 1 MHz ===

* Vor dem Umschalten (mit 0xC0E0) länger warten.

=== RFM12 empfängt ein paar Bytes, dann nur Müll ===

* Es wird zu langsam gesendet (TX FIFO underrun)
* Es wird zu langsam empfangen (RX FIFO overrun)

Die Status-Bits helfen hier beim Debuggen. SPI sollte auf maximaler Transferrate stehen.

=== RFM empfängt nur Müll ===

http://www.mikrocontroller.net/topic/73560#605528

Deine Module verhalten sich normal. Man muß mit den Gain- und AFC-Bits
eine ganze Weile spielen, bis die Module korrekt laufen (kommt auf die
Anwendung an). Fakt ist: der Empfänger empfängt ständig Datenmüll als
Rauschen. Wenn der FIFO durch die Präambel getriggert wird, sind die
Daten im FIFO ziemlich korrekt, wenn alles "gut" eingestellt ist. Der
FIFO sollte per Interrupt dann auch sofort abgeholt werden, da sonst das
nächste Byte das alte direkt überschreibt. Jeder zusammenhängende
Datensatz (mehrere Bytes an einem Stück) muß von einer Präambel
eingeleitet werden. Nach dem kompletten Einlesen eines Datensatzes muß
der FIFO abgeschaltet, wieder eingeschaltet und für den Empfang der
nächsten Präambel neu scharf gemacht werden.

=== RFM hängt sich auf ===

Wenn man die AFC nicht begrenzt, also keinen Wertebereich vorgibt, die eine maximale Abweichung korrigiert wird passiert es nach einer Weile, dass sich der Empfänger aufhängt, die Offsetbits im Status werden maximal und dann geht gar nichts mehr, er hängt fest.

edit: Leider bringt die Beschränkung der AFC auf Minimum bei mir keine Verbesserung. Zumindest ist obige Aussage nicht allgemein gültig.

Siehe auch
* Forenbeitrag [http://www.mikrocontroller.net/topic/82456#689660 RFM12: Erfahrungen ]

=== Kommunikation mit RFM funktioniert nur sporadisch ===

* Ist die Versorgungsspannung stabil? (evtl. Kondensator einbauen)

----

== Register ==

Von https://www.mikrocontroller.net/attachment/24947/RFM12.txt

Dieses Dokument beschreibt die Nutzung des RFM12 TRX Moduls!

''' WICHTIG '''

Dieses Dokument wurde aus mehreren Quellen zusammengestellt, und kann Fehler enthalten!
Es können Abweichungen in Bezug auf RF01 / RF02 / RF12 / RFM01 / RFM02 und andere Module auftreten!
Es wurde das Datenblatt vom RFM12B und RF12 von www.hoperf.com als Basis genuzt. Zusätzlich wurden diese Informationen mit Hilfe von Forums-Nutzern (https://www.mikrocontroller.net/topic/71682) weiter vervollständigt!

''' WICHTIG '''

'''Hinweis:''' Die LNA-Eingangsimpedanz beträgt 250 Ohm, und muss beim Anschluss einer 50-Ohm-Antenne entsprechend angepasst werden, um das Rauschen zu minimieren! '' -- (Auf den Pollin-Modulen bereits vorhanden)''

=== Configuration Setting ===
Hex = 80 & xx
Bit-Syntax:
{| cellpadding="2" cellspacing="0" border="1"
!width="20%"| Byte ||width="40%"| 1 || 2
|-
!Bits
|{{8Bit|width=100%| 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 }}||{{8Bit|width=100%| el | ef | b1 | b0 | x3 | x2 | x1 | x0}}|}
el (TX FIFO) = Sendepuffer für Datentransfer nutzen (1 = An / 0 = Aus)
ef (RX FIFO) = Empfangspuffer für Datenspeicherung nutzen (1 = An / 0 = Aus)
b... = Zu nutzende Basisfrequenz (00=315MHz / 01=433MHz / 10=868MHz / 11=915MHz)
x... = Interner Clock des Chips kann durch verschieben einer Kondensator-Anpass-Stufe bestimmt werden.
0,5pF pro Schritt. Basis ist 8,5pF -> (0000=8,5 / 0001=9,0 / 0010=9,5 / ...)

=== Power-Managment ===
Hex = 82 & xx
Bit-Syntax: 10000010 | er | ebb | et | es | ex | eb | ew | dc
er = Empfänger einschalten (1 = an / 0 = Aus)
ebb = ... (Synthesizer muss aktiv sein!) (1 = an / 0 = aus)
et = Sender einschalten (1 = an / 0 = Aus) (Wenn das TX-Register aktiv und mit Daten gefüllt ist/wurde,
werden diese Daten sofort gesendet) (1 = an / 0 = aus)
es = Schaltet den Synthesizer ein. (1 = an / 0 = aus)
ex = Schaltet den Quarz-Oszilator ein. (1 = an / 0 = aus)
eb = Vergleichbar mit BrownOutDetection -> Erkennt eine zu geringe Betriebsspannung und erzeugt einen Interrupt,
um einen drohenden Spannungsaufall anzukündigen (1 = An / 0 = Aus)
ew = Aktiviert den WakeUpTimer des Prozessors. (1 = an / 0 = aus)
dc = Deaktiviert die Ausgabe des SystemClocks auf dem CLK Pin am Chip (1 = Keine ClockAusgabe / 0 = Clock ausgeben)

=== PLL Setting ===
Hex = 198 + y
Bit-Syntax: 110011000 | ob1 | ob0 | lpx | ddy | ddit | bw1 | bw0
ob... = ... (00= 5 oder 10MHz [standard] / 01=3.3MHz / 1x=2.5MHz oder weniger)
lpx = Wählt den Low-Power-Mode für den Quarz-Oszilator aus. (0=1ms [620µA] / 1=2ms [460µA])
ddy = ...
ddi = Schaltet das Dithering in PLL-Schleife ab. (1=abgeschaltet / 0=eingeschaltet)
bw... = Wählt die Bandbreite des PLL-Signals aus. (00=86.2kbps [-107dBc/Hz] / 01=256kbps [-102dBc/Hz]) Bei 1MHz Offset Phasenrauschen.

=== LowBatt / µC Clock Control ===
Hex = c0 & xx
Bit-Syntax: 11000000 | d2 | d1 | d0 | v4 | v3 | v2 | v1 | v0
d... = Bestimmt den Teilungsfaktor für die Clockausgabe am CLK-Pin in Abhängigkeit des Internen SystemTakts.
(000=1 / 001=1.25 / 010=1.66 / 011=2 / 100=2.5 / 101=3.33 / 110=5 / 111=10)
v... = Bestimmt die Minimalspannung, ab der ein Interrupt durchgeführt werden
muss. (Ähnlich einer BrownOutDetection). Im Power-Managment muss das eb-Bit
aktiv sein, damit dies funktioniert.

=== Frequency-setting ===
Bestimmt den Offset der Sende- und Empfangsfrequenz. Dieser Offset wird auf das Basisband im Configuration Setting hinzu gerechnet.
Hex = a & xxx
Bit-Syntax:
{| cellpadding="2" cellspacing="0" border="1"
!width="20%"| Byte ||width="40%"| 1 || 2
|-
!Bits
|{{8Bit|width=100%| 1 | 0 | 1 | 0 | f11 | f10 | f9 | f8 }}||{{8Bit|width=100%| f7 | f6 | f5 | f4 | f3 | f2 | f1 | f0}}|}

f... = Bestimmt den Offsetwert der Frequenz.
Als Basis gilt das eingestellte Band im Configuration-Settings-Kommando

freq = 10 * C1 * (C2 + f/4000) [MHz]

{| cellspacing="0" border="1" style="text-align:center;"
! Band || C1 || C2
|-
| 315 || 1 || 31
|-
| 433 || 1 || 43
|-
| 868 || 2 || 43
|-
| 915 || 3 || 30
|}

=== Data-Rate ===
Hex = c6 & xx
Bit-Syntax: 11000110 | cs | r6 | r5 | r4 | r3 | r2 | r1 | r0
cs = Vorteiler, Faktor 7. Hiermit kann ein Vorteiler aktiviert werden,
der die errechnete Baudrate (r...) durch 7 teilt.
r... = Baudratenteilerfaktor

=== RX Control ===
Hex = 94 & xx
Bit-Syntax: 10010 | p20 | d1 | d2 | i2 | i1 | i0 | g1 | g0 | r2 | r1 | r0
p20 = Bestimmt die Funktion des Pin20 (nINT / VDI) am RFM12 Chip (1 = VDI-Ausgang / 0 = Interrupt-Eingang)
d... = (Valid Data Indicator). Definiert die Geschwindigkeit, mit der bestimmt wird, ob ein Signal korrekt ist, oder nicht.
(00=schnell / 01=mittel / 10=langsam / 11=immer an). Je nach eingestellter Variante werden
unterschiedliche Hardware- und Software-Kombinationen genuzt.
Fast: CR_Lock OR DQD ... Medium: CR_Lock AND ( DRSSI OR DQD ) ...
SLOW: R/S FlipFlop aus (SET) DRSSI OR DQD OR CR_Lock und (CLR) DRSSI AND DQD AND CR_Lock .
i... = Bestimmt die Bandbreite des Empfängers in KHz (KiloHertz).
(000=Reserviert / 001=400 / 010=340 / 011=270 / 100=200 / 101=134 / 110=67 / 111=Reserviert)
g... = (LNA-Gain) Verstärkungsfaktor des Rauscharmen-Eingangs-Signal-Verstärkers (LNA Low Noise Amplifier).
Werte in dBm (Dezibel [Grösse: Milliwatt]) Mögliche Werte sind: 0 / -6 / -14 / -20
r... = (DRSSI = Digital Received Signal Strength Indication) Minimale Empfangssignalfeldstärke.
6 dBm pro Schritt: (000=-103 / 001=-97 / 010=-91 / ...)

=== Synchron Pattern ===
Hex = ce & xx
Bit-Syntax: 11001110 | b7 | b6 | b5 | b4 | b3 | b2 | b1 | b0
b... = Legt den Wert fest, der als Synchronisations-Byte für die Datenfilterung verwendet werden soll.

=== Data Filter ===
Hex = c2 & xx
Bit-Syntax: 11000010 | al | ml | -unknow- (1) | s | -unknow- (1) | f2 | f1 | f0
al = Baudratenregenerator schaltet automatisch in den langsamen Modus,
sobald er einen Takt erkannt hat.
ml = schneller/langsamer Modus
-unknown- (1) = ??? (Standard = 1) (Auch im Datenblatt von IA4420 so beschrieben)
s = (DataFilter) Typ des Datenfilters (0=DigitalFilter / 1=AnalogFilter).
Bei Nutzung des Analog-Filters kann kein FIFO sowie kein ClockRecovery genuzt werden.
-unknown- (1) = ??? (Standard = 1) (Auch im Datenblatt von IA4420 so beschrieben)
f... = (DQD Threshold) Bestimmt den Schwellwert, ab dem ein Signal als gut empfunden wird,
und der Empfänger dieses weiterverarbeiten soll.
DQD (data quality detection) zählt die "Spikes" des ungefilterten Signals, und bestimmt darüber die Qualität der Daten.

=== FIFO und RESET-Mode ===
Hex = ca & xx
Bit-Syntax: 11001010 | f3 | f2 | f1 | f0 | sp | al | ff | dr
f... = (FIFO interrupt Level)
sp = (Sync-Pattern length) Legt die Länge des Synchron-Patterns fest
(0 = 2Byte / 1 = 1Byte)
al = (FIFO Fill Condition) Legt den Wert fest, ab dem das Füllen des FIFOs beginnt.
(0=Synchron / 1=Ständig). Bei Nutzung des Synchron-Modus, werden erst dann Daten in den FIFO geschrieben,
wenn eine definierte 8-Bit od. 16-Bit lange Datenfolge empfangen wurde (Standard ist Hex: 2dd4,
das LSB kann geändert werden und stellt das 8-Bit Synchron-Pattern dar).
ff = (FIFO Fill) Startet das Einlesen der empfangenen Daten in den FIFO-Puffer.
Wenn al (FIFO Fill Condition) auf synchron steht, dann startet das Setzen dieses Bits die Synchronisation-Bit-Erkennung.
dr = (Sens Reset Mode) Wenn dieses Bit auf 0 steht, wird bei einer Schwankung von 200mV auf
der VCC-Leitung (Spannungsversorgung des Chips), ein System-Reset ausgelöst.

=== Automatic Frequency Control ===
Hex = c4 & xx
Bit-Syntax: 11000100 | a1 | a0 | rl1 | rl0 | st | fi | oe | en
a... = Modus der AFC-Schaltung, 0=Auto, 1=einmalig nach Einschalten, 2=Solange VDI low ist, 3=unabhängig von VDI
r... = (Range Limit) Frequenzraster (00=KeineBegrenzung / 01=+15 > -16 / 10=+7 > -8 / 11=+3 > -4)
st = Berechneten Offset-Wert übernehmen
fi = Genauer Berechnungsmodus (besser aber lansgamer)
oe = AFC-Offset freischalten
en = AFC-Berechnung aktivieren

=== TX Configuration Control ===
Hex = 98 & xx
Bit-Syntax: 1001100 | mp | m3 | m2 | m1 | m0 | -unknow- (0) | p2 | p1 | p0
mp = (Modulation Polarity) Bestimmt die Richtung der FSK-Erzeugung (invertiert das Spektrum).
m... = (fDeviation) Bestimmt den Frequenzabstand des High- und Low-Wertes bei der Ubertragung im FSK-Betrieb. Basis ist der mp-Wert.
-unknown- (0) = ??? (Standard = 0) (Auch im Datenblatt von IA4420 so beschrieben)
p... = Bestimmt die relative Ausgangsleistung des Senders anhand des dBm-Wertes (Dezibel [Grösse: Milliwat]) 3-dBm-Schritte.
(000=0 / 001=-3 / 010=-6 / ...). Der Wert steht im Zusammenhang mit der angeschlossenen Antennen-Impedanz.

=== Wake-Up Timer ===
Bestimmt die Zeitperiode der zyklischen Einschaltung des WakeUp-Timers
Hex = e & xxx
Bit-Syntax: 111 | R4 | R3 | R2 | R1 | R0 | M7 | M6 | M5 | M4 | M3 | M2 | M1 | M0
R = Exponent der Zeit
M = Zeit

=== Low Duty-Cycle ===

Bestimmt die maximale Sendezeit pro Stunde. Dies ist wichtig, um sich an gesetzliche Frequenzzuteilungsrichtlinien zu halten, die bestimmen, wie lang jemand mit einer definierten Sendeleistung auf einer bestimmten Frequenz (mit eventuell definierter Betriebsart [Modulationstyp]) senden darf.)

hex = 6400 + Bits
Bit-Syntax: 1100100 | r| d6 | d5 | d4 | d3 | d2 | d1 | d0 | en
r = ??????????????????
d... = Einschaltdauer während der zyklischen Einschaltung
en = zyklische Einschaltung aktivieren

=== RX FIFO Read ===
Hex = b000
Bit-Syntax: 1011000000000000

Dieses Kommando löst die Rückgabe eines Datenbytes (synchron mit dem 8. Bit) aus. Es ist nötig, dass das ef-Bit (RX-FIFO) im Configuration Setting gesetzt wurde, um diese Funktion nutzen zu können!

=== TX Register Write ===
Dieses Kommando schreibt Daten in den TX-Puffer. Wenn der Sender aktiv ist, wird dieses sofort gesendet. el (TX-Register) muss im Configuration-Setting-Kommando aktiv sein.
Hex = b8 & xx
Bit-Syntax: 10111000 | DataByteToSend
DataByteToSend = Das Datenbyte, welches gesendet werden soll.

(Senden Funktioniert nur wenn zuvor der Status abgefragt wurde)

=== Status Read ===
Dieses Kommando löst die Rückgabe des Statusregisters aus, welches nach der ersten 0 im ersten Bit synchron übertragen wird.
Hex = 0000
Bit-Syntax: 0000000000000000<000>
Rückgabe-Syntax: x0 | x1 | x2 | x3 | x4 | x5 | x6 | x7 | x8 | x9 | x10 | x11 | x12 | x13 | x14 | x15 | x16 | x17 | x18
x0 -> x5 = Interrupt bits
x6 -> x15 = Status Bits
x16 -> x18 = FIFO
x0 = FFIT / RGIT (RGIT = TX-Register ist bereit neue Daten zu senden ... kann mit dem TX-Register gelöscht werden)
(FFIT = Die Anzahl der Datenbits im FIFO-Puffer hat das eingestellte Limit erreicht.
Kann mit einer der FIFO-Lesemethoden gelöscht werden)
x1 = POR (PowerOnReset)
x2 = FFOV / RGUR (RGUR = Der Datenstrom beim Senden ist abgerissen, da nicht schnell genug Daten nachgeladen wurden)
(FFOV = Der RX-FIFO ist übergelaufen)
x3 = WKUP
x4 = EXT (Externer IRq vom nINT-Pin)
x5 = LBD (Low Battery Detected)
x6 = FFEM (Der FIFO-Puffer ist leer/EMpty)
x7 = RSSI/ATS (ATS = )(RSSI = Die Signalstärke ist über dem eingestelltem Limit)
x8 = DQD
x9 = CRL
x10 = ATGL
x11 = OFFS_6 (sign of offset)
x12 = OFFS_3
x13 = OFFS_2
x14 = OFFS_1
x15 = OFFS_0
x16 = FO
x17 = FO+1
x18 = FO+2

== Einstellungen für maximale Reichweite ==

Für eine maximale Reichweite eignen sich folgende Einstellungen:
* Bitrate: 2k - 10kBit/s.
* Receiver Baseband Bandwidth: 134kHz
* RSSI Threshold: -97dBm
* LNA gain: 0dB. Falls in der Gegend Störer im gleichen Frequenzbereich sind, dann -6dB, ansonsten kann die Eingangsstufe übersteuern.
* FSK frequency deviation: +/-90kHz
* Output Power: 0dB

Und vor allem: Eine gute (Richt-) Antenne.

== Quarzfrequenz ändern==
Im Datenblatt wird die Verwendung eines 10 MHz-Quarzes empfohlen. Durch Einbau eines Quarzes niedrigerer Frequenz kann man aber auch andere Frequenzbereiche und vor allem einen kleineren Frequenzhub erreichen. Eine [[Media:RFM12Quarz.pdf|Quarztabelle]] zeigt, dass man beispielsweise im 433MHz-Modul mit einem Quarz von 4,8 MHz und Programmierung des 915-MHz-Bandes die PLL-Frequenz zwischen 432 und 448 MHz einstellen kann. Der Frequenzhub beträgt dann minimal weniger als +/-8 kHz statt +/- 15 kHz.
Mit einem externen Oszillator und Frequenzteiler sind auch andere Standardquarze möglich, so bringt z.B. ein NTSC-Quarz 14,31818 MHz geteilt durch drei = 4,772 MHz den Bereich 429,9-443,5 MHz.

== Betriebsspannung==
Achtung nicht alle Module sind für 5V geeignet, alle Typen mit "B" am Ende sind nur für 3,3V. Man muß dann entweder den Mikrocontroller ebenfalls mit 3,3V betreiben, oder [http://www.mikrocontroller.net/articles/Pegelwandler Pegelwandler] verwenden.

== Bezugsquellen ==
* [[Elektronikversender#csd-electronics|csd-electronics]]
* [[Elektronikversender#IT-WNS|IT-WNS]]
* [[Elektronikversender#Pollin_Electronic|Pollin Electronic]]

== Links ==

* [[AVR RFM12]]
* [[RFM12 Protokoll Stack]]
* [[ Pollin_Funk-AVR-Evaluationsboard]]
* [http://www.mikrocontroller.net/topic/93801 Bezugsquellen]
* [http://roulette.das-labor.org/trac/browser/microcontroller/src-atmel/lib/rfm12 Library zur Ansteuerung des RFM12]
* [http://www.compotron.com/daten/any/IA4420.pdf Datenblatt des Chipherstellers Integration IA4420.pdf]
* [https://www.silabs.com/Support%20Documents/TechnicalDocs/Si4420.pdf Silabs hat Integration im Juni 2008 gekauft, Chipbezeichnung jetzt Si4420]
Folgende Links sind mit Vorsicht zu genießen, da die Datenblätter teilweise fehlerbehaftet sind. Es empfiehlt sich, direkt mit dem Datenblatt des RF12 (das ist das IC auf dem Modul) zu arbeiten. Dieses ist so gut wie fehlerfrei.

* [http://www.hoperf.com/pdf/RF12.pdf Datenblatt des ICs RF12] (PDF)
* [http://www.hoperf.com/pdf/RFM12.pdf Datenblatt des Moduls RFM12] (PDF)
* [http://www.hoperf.com/pdf/RF12_code.pdf Programming Guide] (PDF)
* [http://www.hoperf.com/pdf/RF12TOOLS.pdf Demo Kit User Manual] (PDF)
* [http://www.pollin.de/shop/downloads/D810047S.ZIP Beispielprogramm von Pollin] (ZIP)

[[Kategorie:Bauteile]]
[[Kategorie:Funk]]

RFM12

2009-01-12T19:42:44Z

Gregor54321: /* Status Read */

Beschreibung der Funkmodule RFM01, RFM02 und RFM12.

Benötigt werden in der Minimal-Version im FIFO-Modus nur die Anschlüsse nSEL, SDO, SDI und SCK, eben das komplette SPI-Interface. Der Zugriff auf das Sende- und Empfangs-FIFO ist per Software möglich, ebenso die Abfrage der Statusbits. Deshalb werden z.B. nIRQ und nFFS nicht unbedingt benötigt. nIRQ signalisiert unter anderem, dass das Modul bereit ist Daten zu empfangen. Wenn Daten empfangen wurden, kann dies über den FFIT-Pin abgefragt werden (falls die Füllschwelle eingestellt wurde). nFFS dient dazu das FIFO direkt anzusprechen (es ist quasi der Chipselect für das FIFO), davon wird in der Minimalversion aber kein Gebrauch gemacht. Der Pin muss daher auf high-Pegel gelegt werden!
An CLK kann eine Frequenz von 1MHz bis 10MHz eingestellt werden. Hiermit kann dann z.B. der Mikrocontroller versorgt werden.
Reset ist ein Open-Collector-Ausgang und gleichzeitig der Reset-Eingang. Er sollte daher entweder gar nicht, oder aber hochohmig angeschlossen werden.

Im FIFO-Mode kann das Modul konfiguriert werden mit dem Empfang zu warten, bis die Daten 0x2DD4 empfangen wurden. Sobald dieses Bitmuster empfangen wurde, werden Daten in das FIFO geschrieben, bis man das FIFO abschaltet und die Mustererkennung neu startet.

Als weitere Modi stehen unter anderem ein synchroner Modus zur Verfügung (no FIFO mode), in dem der Sender/Empfänger den Bittakt ausgibt, und synchron dazu die zu sendenden Daten einliest bzw. die empfangenen Daten ausgibt. Der SPI Bus ist trotzdem zur Initialisierung des Moduls notwendig.

== FAQ ==

=== SPI Interface ===

* Maximale Datenrate: 2,5MHz (10MHz Quarz / 4)

=== CLK-Ausgang bleibt bei 1 MHz ===

* Vor dem Umschalten (mit 0xC0E0) länger warten.

=== RFM12 empfängt ein paar Bytes, dann nur Müll ===

* Es wird zu langsam gesendet (TX FIFO underrun)
* Es wird zu langsam empfangen (RX FIFO overrun)

Die Status-Bits helfen hier beim Debuggen. SPI sollte auf maximaler Transferrate stehen.

=== RFM empfängt nur Müll ===

http://www.mikrocontroller.net/topic/73560#605528

Deine Module verhalten sich normal. Man muß mit den Gain- und AFC-Bits
eine ganze Weile spielen, bis die Module korrekt laufen (kommt auf die
Anwendung an). Fakt ist: der Empfänger empfängt ständig Datenmüll als
Rauschen. Wenn der FIFO durch die Präambel getriggert wird, sind die
Daten im FIFO ziemlich korrekt, wenn alles "gut" eingestellt ist. Der
FIFO sollte per Interrupt dann auch sofort abgeholt werden, da sonst das
nächste Byte das alte direkt überschreibt. Jeder zusammenhängende
Datensatz (mehrere Bytes an einem Stück) muß von einer Präambel
eingeleitet werden. Nach dem kompletten Einlesen eines Datensatzes muß
der FIFO abgeschaltet, wieder eingeschaltet und für den Empfang der
nächsten Präambel neu scharf gemacht werden.

=== RFM hängt sich auf ===

Wenn man die AFC nicht begrenzt, also keinen Wertebereich vorgibt, die eine maximale Abweichung korrigiert wird passiert es nach einer Weile, dass sich der Empfänger aufhängt, die Offsetbits im Status werden maximal und dann geht gar nichts mehr, er hängt fest.

Siehe auch
* Forenbeitrag [http://www.mikrocontroller.net/topic/82456#689660 RFM12: Erfahrungen ]

=== Kommunikation mit RFM funktioniert nur sporadisch ===

* Ist die Versorgungsspannung stabil? (evtl. Kondensator einbauen)

----

== Register ==

Von https://www.mikrocontroller.net/attachment/24947/RFM12.txt

Dieses Dokument beschreibt die Nutzung des RFM12 TRX Moduls!

''' WICHTIG '''

Dieses Dokument wurde aus mehreren Quellen zusammengestellt, und kann Fehler enthalten!
Es können Abweichungen in Bezug auf RF01 / RF02 / RF12 / RFM01 / RFM02 und andere Module auftreten!
Es wurde das Datenblatt vom RFM12B und RF12 von www.hoperf.com als Basis genuzt. Zusätzlich wurden diese Informationen mit Hilfe von Forums-Nutzern (https://www.mikrocontroller.net/topic/71682) weiter vervollständigt!

''' WICHTIG '''

'''Hinweis:''' Die LNA-Eingangsimpedanz beträgt 250 Ohm, und muss beim Anschluss einer 50-Ohm-Antenne entsprechend angepasst werden, um das Rauschen zu minimieren! '' -- (Auf den Pollin-Modulen bereits vorhanden)''

=== Configuration Setting ===
Hex = 80 & xx
Bit-Syntax:
{| cellpadding="2" cellspacing="0" border="1"
!width="20%"| Byte ||width="40%"| 1 || 2
|-
!Bits
|{{8Bit|width=100%| 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 }}||{{8Bit|width=100%| el | ef | b1 | b0 | x3 | x2 | x1 | x0}}|}
el (TX FIFO) = Sendepuffer für Datentransfer nutzen (1 = An / 0 = Aus)
ef (RX FIFO) = Empfangspuffer für Datenspeicherung nutzen (1 = An / 0 = Aus)
b... = Zu nutzende Basisfrequenz (00=315MHz / 01=433MHz / 10=868MHz / 11=915MHz)
x... = Interner Clock des Chips kann durch verschieben einer Kondensator-Anpass-Stufe bestimmt werden.
0,5pF pro Schritt. Basis ist 8,5pF -> (0000=8,5 / 0001=9,0 / 0010=9,5 / ...)

=== Power-Managment ===
Hex = 82 & xx
Bit-Syntax: 10000010 | er | ebb | et | es | ex | eb | ew | dc
er = Empfänger einschalten (1 = an / 0 = Aus)
ebb = ... (Synthesizer muss aktiv sein!) (1 = an / 0 = aus)
et = Sender einschalten (1 = an / 0 = Aus) (Wenn das TX-Register aktiv und mit Daten gefüllt ist/wurde,
werden diese Daten sofort gesendet) (1 = an / 0 = aus)
es = Schaltet den Synthesizer ein. (1 = an / 0 = aus)
ex = Schaltet den Quarz-Oszilator ein. (1 = an / 0 = aus)
eb = Vergleichbar mit BrownOutDetection -> Erkennt eine zu geringe Betriebsspannung und erzeugt einen Interrupt,
um einen drohenden Spannungsaufall anzukündigen (1 = An / 0 = Aus)
ew = Aktiviert den WakeUpTimer des Prozessors. (1 = an / 0 = aus)
dc = Deaktiviert die Ausgabe des SystemClocks auf dem CLK Pin am Chip (1 = Keine ClockAusgabe / 0 = Clock ausgeben)

=== PLL Setting ===
Hex = 198 + y
Bit-Syntax: 110011000 | ob1 | ob0 | lpx | ddy | ddit | bw1 | bw0
ob... = ... (00= 5 oder 10MHz [standard] / 01=3.3MHz / 1x=2.5MHz oder weniger)
lpx = Wählt den Low-Power-Mode für den Quarz-Oszilator aus. (0=1ms [620µA] / 1=2ms [460µA])
ddy = ...
ddi = Schaltet das Dithering in PLL-Schleife ab. (1=abgeschaltet / 0=eingeschaltet)
bw... = Wählt die Bandbreite des PLL-Signals aus. (00=86.2kbps [-107dBc/Hz] / 01=256kbps [-102dBc/Hz]) Bei 1MHz Offset Phasenrauschen.

=== LowBatt / µC Clock Control ===
Hex = c0 & xx
Bit-Syntax: 11000000 | d2 | d1 | d0 | v4 | v3 | v2 | v1 | v0
d... = Bestimmt den Teilungsfaktor für die Clockausgabe am CLK-Pin in Abhängigkeit des Internen SystemTakts.
(000=1 / 001=1.25 / 010=1.66 / 011=2 / 100=2.5 / 101=3.33 / 110=5 / 111=10)
v... = Bestimmt die Minimalspannung, ab der ein Interrupt durchgeführt werden
muss. (Ähnlich einer BrownOutDetection). Im Power-Managment muss das eb-Bit
aktiv sein, damit dies funktioniert.

=== Frequency-setting ===
Bestimmt den Offset der Sende- und Empfangsfrequenz. Dieser Offset wird auf das Basisband im Configuration Setting hinzu gerechnet.
Hex = a & xxx
Bit-Syntax:
{| cellpadding="2" cellspacing="0" border="1"
!width="20%"| Byte ||width="40%"| 1 || 2
|-
!Bits
|{{8Bit|width=100%| 1 | 0 | 1 | 0 | f11 | f10 | f9 | f8 }}||{{8Bit|width=100%| f7 | f6 | f5 | f4 | f3 | f2 | f1 | f0}}|}

f... = Bestimmt den Offsetwert der Frequenz.
Als Basis gilt das eingestellte Band im Configuration-Settings-Kommando

freq = 10 * C1 * (C2 + f/4000) [MHz]

{| cellspacing="0" border="1" style="text-align:center;"
! Band || C1 || C2
|-
| 315 || 1 || 31
|-
| 433 || 1 || 43
|-
| 868 || 2 || 43
|-
| 915 || 3 || 30
|}

=== Data-Rate ===
Hex = c6 & xx
Bit-Syntax: 11000110 | cs | r6 | r5 | r4 | r3 | r2 | r1 | r0
cs = Vorteiler, Faktor 7. Hiermit kann ein Vorteiler aktiviert werden,
der die errechnete Baudrate (r...) durch 7 teilt.
r... = Baudratenteilerfaktor

=== RX Control ===
Hex = 94 & xx
Bit-Syntax: 10010 | p20 | d1 | d2 | i2 | i1 | i0 | g1 | g0 | r2 | r1 | r0
p20 = Bestimmt die Funktion des Pin20 (nINT / VDI) am RFM12 Chip (1 = VDI-Ausgang / 0 = Interrupt-Eingang)
d... = (Valid Data Indicator). Definiert die Geschwindigkeit, mit der bestimmt wird, ob ein Signal korrekt ist, oder nicht.
(00=schnell / 01=mittel / 10=langsam / 11=immer an). Je nach eingestellter Variante werden
unterschiedliche Hardware- und Software-Kombinationen genuzt.
Fast: CR_Lock OR DQD ... Medium: CR_Lock AND ( DRSSI OR DQD ) ...
SLOW: R/S FlipFlop aus (SET) DRSSI OR DQD OR CR_Lock und (CLR) DRSSI AND DQD AND CR_Lock .
i... = Bestimmt die Bandbreite des Empfängers in KHz (KiloHertz).
(000=Reserviert / 001=400 / 010=340 / 011=270 / 100=200 / 101=134 / 110=67 / 111=Reserviert)
g... = (LNA-Gain) Verstärkungsfaktor des Rauscharmen-Eingangs-Signal-Verstärkers (LNA Low Noise Amplifier).
Werte in dBm (Dezibel [Grösse: Milliwatt]) Mögliche Werte sind: 0 / -6 / -14 / -20
r... = (DRSSI = Digital Received Signal Strength Indication) Minimale Empfangssignalfeldstärke.
6 dBm pro Schritt: (000=-103 / 001=-97 / 010=-91 / ...)

=== Synchron Pattern ===
Hex = ce & xx
Bit-Syntax: 11001110 | b7 | b6 | b5 | b4 | b3 | b2 | b1 | b0
b... = Legt den Wert fest, der als Synchronisations-Byte für die Datenfilterung verwendet werden soll.

=== Data Filter ===
Hex = c2 & xx
Bit-Syntax: 11000010 | al | ml | -unknow- (1) | s | -unknow- (1) | f2 | f1 | f0
al = Baudratenregenerator schaltet automatisch in den langsamen Modus,
sobald er einen Takt erkannt hat.
ml = schneller/langsamer Modus
-unknown- (1) = ??? (Standard = 1) (Auch im Datenblatt von IA4420 so beschrieben)
s = (DataFilter) Typ des Datenfilters (0=DigitalFilter / 1=AnalogFilter).
Bei Nutzung des Analog-Filters kann kein FIFO sowie kein ClockRecovery genuzt werden.
-unknown- (1) = ??? (Standard = 1) (Auch im Datenblatt von IA4420 so beschrieben)
f... = (DQD Threshold) Bestimmt den Schwellwert, ab dem ein Signal als gut empfunden wird,
und der Empfänger dieses weiterverarbeiten soll.
DQD (data quality detection) zählt die "Spikes" des ungefilterten Signals, und bestimmt darüber die Qualität der Daten.

=== FIFO und RESET-Mode ===
Hex = ca & xx
Bit-Syntax: 11001010 | f3 | f2 | f1 | f0 | sp | al | ff | dr
f... = (FIFO interrupt Level)
sp = (Sync-Pattern length) Legt die Länge des Synchron-Patterns fest
(0 = 2Byte / 1 = 1Byte)
al = (FIFO Fill Condition) Legt den Wert fest, ab dem das Füllen des FIFOs beginnt.
(0=Synchron / 1=Ständig). Bei Nutzung des Synchron-Modus, werden erst dann Daten in den FIFO geschrieben,
wenn eine definierte 8-Bit od. 16-Bit lange Datenfolge empfangen wurde (Standard ist Hex: 2dd4,
das LSB kann geändert werden und stellt das 8-Bit Synchron-Pattern dar).
ff = (FIFO Fill) Startet das Einlesen der empfangenen Daten in den FIFO-Puffer.
Wenn al (FIFO Fill Condition) auf synchron steht, dann startet das Setzen dieses Bits die Synchronisation-Bit-Erkennung.
dr = (Sens Reset Mode) Wenn dieses Bit auf 0 steht, wird bei einer Schwankung von 200mV auf
der VCC-Leitung (Spannungsversorgung des Chips), ein System-Reset ausgelöst.

=== Automatic Frequency Control ===
Hex = c4 & xx
Bit-Syntax: 11000100 | a1 | a0 | rl1 | rl0 | st | fi | oe | en
a... = Modus der AFC-Schaltung, 0=Auto, 1=einmalig nach Einschalten, 2=Solange VDI low ist, 3=unabhängig von VDI
r... = (Range Limit) Frequenzraster (00=KeineBegrenzung / 01=+15 > -16 / 10=+7 > -8 / 11=+3 > -4)
st = Berechneten Offset-Wert übernehmen
fi = Genauer Berechnungsmodus (besser aber lansgamer)
oe = AFC-Offset freischalten
en = AFC-Berechnung aktivieren

=== TX Configuration Control ===
Hex = 98 & xx
Bit-Syntax: 1001100 | mp | m3 | m2 | m1 | m0 | -unknow- (0) | p2 | p1 | p0
mp = (Modulation Polarity) Bestimmt die Richtung der FSK-Erzeugung (invertiert das Spektrum).
m... = (fDeviation) Bestimmt den Frequenzabstand des High- und Low-Wertes bei der Ubertragung im FSK-Betrieb. Basis ist der mp-Wert.
-unknown- (0) = ??? (Standard = 0) (Auch im Datenblatt von IA4420 so beschrieben)
p... = Bestimmt die relative Ausgangsleistung des Senders anhand des dBm-Wertes (Dezibel [Grösse: Milliwat]) 3-dBm-Schritte.
(000=0 / 001=-3 / 010=-6 / ...). Der Wert steht im Zusammenhang mit der angeschlossenen Antennen-Impedanz.

=== Wake-Up Timer ===
Bestimmt die Zeitperiode der zyklischen Einschaltung des WakeUp-Timers
Hex = e & xxx
Bit-Syntax: 111 | R4 | R3 | R2 | R1 | R0 | M7 | M6 | M5 | M4 | M3 | M2 | M1 | M0
R = Exponent der Zeit
M = Zeit

=== Low Duty-Cycle ===

Bestimmt die maximale Sendezeit pro Stunde. Dies ist wichtig, um sich an gesetzliche Frequenzzuteilungsrichtlinien zu halten, die bestimmen, wie lang jemand mit einer definierten Sendeleistung auf einer bestimmten Frequenz (mit eventuell definierter Betriebsart [Modulationstyp]) senden darf.)

hex = 6400 + Bits
Bit-Syntax: 1100100 | r| d6 | d5 | d4 | d3 | d2 | d1 | d0 | en
r = ??????????????????
d... = Einschaltdauer während der zyklischen Einschaltung
en = zyklische Einschaltung aktivieren

=== RX FIFO Read ===
Hex = b000
Bit-Syntax: 1011000000000000

Dieses Kommando löst die Rückgabe eines Datenbytes (synchron mit dem 8. Bit) aus. Es ist nötig, dass das ef-Bit (RX-FIFO) im Configuration Setting gesetzt wurde, um diese Funktion nutzen zu können!

=== TX Register Write ===
Dieses Kommando schreibt Daten in den TX-Puffer. Wenn der Sender aktiv ist, wird dieses sofort gesendet. el (TX-Register) muss im Configuration-Setting-Kommando aktiv sein.
Hex = b8 & xx
Bit-Syntax: 10111000 | DataByteToSend
DataByteToSend = Das Datenbyte, welches gesendet werden soll.

(Senden Funktioniert nur wenn zuvor der Status abgefragt wurde)

=== Status Read ===
Dieses Kommando löst die Rückgabe des Statusregisters aus, welches nach der ersten 0 im ersten Bit synchron übertragen wird.
Hex = 0000
Bit-Syntax: 0000000000000000<000>
Rückgabe-Syntax: x0 | x1 | x2 | x3 | x4 | x5 | x6 | x7 | x8 | x9 | x10 | x11 | x12 | x13 | x14 | x15 | x16 | x17 | x18
x0 -> x5 = Interrupt bits
x6 -> x15 = Status Bits
x16 -> x18 = FIFO
x0 = FFIT / RGIT (RGIT = TX-Register ist bereit neue Daten zu senden ... kann mit dem TX-Register gelöscht werden)
(FFIT = Die Anzahl der Datenbits im FIFO-Puffer hat das eingestellte Limit erreicht.
Kann mit einer der FIFO-Lesemethoden gelöscht werden)
x1 = POR (PowerOnReset)
x2 = FFOV / RGUR (RGUR = Der Datenstrom beim Senden ist abgerissen, da nicht schnell genug Daten nachgeladen wurden)
(FFOV = Der RX-FIFO ist übergelaufen)
x3 = WKUP
x4 = EXT (Externer IRq vom nINT-Pin)
x5 = LBD (Low Battery Detected)
x6 = FFEM (Der FIFO-Puffer ist leer/EMpty)
x7 = RSSI/ATS (ATS = )(RSSI = Die Signalstärke ist über dem eingestelltem Limit)
x8 = DQD
x9 = CRL
x10 = ATGL
x11 = OFFS_4
x12 = OFFS_3
x13 = OFFS_2
x14 = OFFS_1
x15 = OFFS_0
x16 = FO
x17 = FO+1
x18 = FO+2

== Bezugsquellen ==
* [[Elektronikversender#csd-electronics|csd-electronics]]
* [[Elektronikversender#IT-WNS|IT-WNS]]
* [[Elektronikversender#Pollin_Electronic|Pollin Electronic]]

== Links ==

* [[AVR RFM12]]
* [[RFM12 Protokoll Stack]]
* [http://www.mikrocontroller.net/topic/93801 Bezugsquellen]

Folgende Links sind mit Vorsicht zu genießen, da die Datenblätter teilweise fehlerbehaftet sind. Es empfiehlt sich, direkt mit dem Datenblatt des RF12 (das ist das IC auf dem Modul) zu arbeiten. Dieses ist so gut wie fehlerfrei.

* [http://www.hoperf.com/pdf/RF12.pdf Datenblatt des ICs RF12] (PDF)
* [http://www.hoperf.com/pdf/RFM12.pdf Datenblatt des Moduls RFM12] (PDF)
* [http://www.hoperf.com/pdf/RF12_code.pdf Programming Guide] (PDF)
* [http://www.hoperf.com/pdf/RF12TOOLS.pdf Demo Kit User Manual] (PDF)
* [http://www.pollin.de/shop/downloads/D810047S.ZIP Beispielprogramm von Pollin] (ZIP)

[[Kategorie:Bauteile]]
[[Kategorie:Funk]]