https://www.mikrocontroller.net/api.php?action=feedcontributions&feedformat=atom&user=Juergenffm 2026-04-21T12:39:48Z Benutzerbeiträge MediaWiki 1.39.7 https://www.mikrocontroller.net/index.php?title=Benutzer:Juergenffm&diff=95126 2017-02-03T20:53:00Z

<p>Juergenffm: Die Seite wurde geleert.</p> <hr /> <div></div>

Juergenffm https://www.mikrocontroller.net/index.php?title=Benutzer:Juergenffm&diff=81848 2014-02-27T16:47:26Z

<p>Juergenffm: </p> <hr /> <div>Ich bin Elektroingenieur und arbeite im Bereich der Softwareentwicklung / Telekommunikation im Raum Darmstadt.<br /> <br /> Privat betreibe ich Modellbau, Technik und Programmierung.</div>

Juergenffm https://www.mikrocontroller.net/index.php?title=Benutzer:Juergenffm&diff=69896 2012-12-16T21:44:44Z

<p>Juergenffm: </p> <hr /> <div>Ich bin Ingenieur in der Telekommunikation, betreibe Modellbau und Programmierung.<br /> <br /> Beruflich arbeite ich meist im Bereich der Softwareentwicklung und des Configuration Managments bei einem grossen Dienstleistungsunternehmen im Grossraum Frankfurt.</div>

Juergenffm https://www.mikrocontroller.net/index.php?title=Benutzer:Juergenffm&diff=41018 2009-11-29T18:25:40Z

<p>Juergenffm: </p> <hr /> <div>Ich bin Ingenieur in der Telekommunikation, betreibe Modellbau und Programmierung.</div>

Juergenffm https://www.mikrocontroller.net/index.php?title=Diskussion:Entwurf:_Spektralanalyse_mit_der_FFT&diff=41017 2009-11-29T18:05:39Z

<p>Juergenffm: Die Seite wurde neu angelegt: „Wird auch eine Implementierung für FPGAs angedacht, geliefert, benötigt?“</p> <hr /> <div>Wird auch eine Implementierung für FPGAs angedacht, geliefert, benötigt?</div>

Juergenffm https://www.mikrocontroller.net/index.php?title=Xilinx_ISE&diff=40644 2009-11-14T09:52:43Z

<p>Juergenffm: /* Fehler finden */</p> <hr /> <div>Hier wird speziell die FPGA/CPLD Toolchain für Xilinx besprochen. Für eine allgemeine Beschreibung der Toolchain und des Designflows für programmierbare Logik siehe [[FPGA/CPLD Toolchain]].<br /> <br /> == Fehler finden ==<br /> Die ISE gibt an den unterschiedlichsten Stellen Fehlermeldungen aus - nachfolgend ein paar Tipps:<br /> ===Allgemein===<br /> *Ein &quot;Fatal Error&quot; hat seine Ursache oft im VHDL-Code oder in der ucf-Datei. Es handelt sich nicht unbedingt um einen Bug der Entwicklungssoftware.<br /> *Bei hartnäckigen Fehlern hilft der Umstieg auf eine ältere oder neuere Version der ISE. Ausserdem sollte man unbedingt die neusten Servicepacks installieren!<br /> *Fehlermeldung oder Teile daraus als Suchbegriff bei www.xilinx.com und/oder Google eingeben. Da gibts mehr Tipps als gedacht.<br /> *Die Logdateien der einzelnen Tools haben oft mehr Infos zu den Fehlern.<br /> *Leerzeichen in Dateipfaden vermeiden (Tools wie PACE kommen damit nicht klar)<br /> <br /> ===XST===<br /> *Das Synthesetool wird immer pingeliger, oft kommt eine ältere Version weiter (Records an Generics,unsigned-Typ, nicht benutzte FSM-Zustände.<br /> *Der VHDL-Syntaxcheck eines Simulators (z.B. Modelsim) ist robuster, schneller und informativer. Erst den Code mit diesem kompilieren.<br /> *Logdatei: *.syr<br /> <br /> ===ngdbuild===<br /> *Hier werden oft nichtauffindbare Netznamen oder Instanzpfade bemeckert. Im FPGA-Editor nachschauen wie der Pfad wirklich heisst. Da aber der FPGA-Editor eine vom Mapper (map) generierte Datei benötigt, der aber erst nach ngdbuilt startet, hilft das nicht viel. Glücklicherweise gibt es ein Tool, dass den Synthese-Output vom XST in ein lesbares Format (EDIF) unwandelt. Diese nennt sich ngc2edif.<br /> *Falls ngdbuilt (oder map) Komponenten nicht findet, liegt das oft daran, dass er in den falschen Verzeichnissen sucht. Dann muss der Suchpfad angepasst werden<br /> *Logdatei: *.bld<br /> ===map===<br /> *Logdatei: *.mrp<br /> ===par===<br /> *Logdatei: *.par<br /> <br /> == Unterschiede in den ISE-Versionen ==<br /> Xilinx bietet auch die alten Versionen der Entwicklungstools zum Download an. Man nennt diese &quot;Classic ISE&quot; und auf der Website liegen sie hier: <br /> http://www.xilinx.com/webpack/classics/wpclassic/index.htm<br /> <br /> Zum Teil lassen sich Probleme mit dem FPGA-Image Download, falsch umgesetzten VHDL-Konstrukte und andere mit einer anderen, auch älteren Version beseitigen.<br /> <br /> * [[Xilinx ISE: Hinweise zu Versionen]]<br /> <br /> == Timing constraints ==<br /> * [[UCF-Dateien]]<br /> * [[Xilinx_timing constraints|Fehlermeldung &quot;Cannot apply Timespec ...&quot;]]<br /> <br /> == Probleme beim Download (Impact) ==<br /> *[[impact_mask|&quot;*.msk not found&quot;]]<br /> <br /> <br /> [[Category:FPGA und Co]]</div>

Juergenffm https://www.mikrocontroller.net/index.php?title=Benutzer:Juergenffm&diff=40643 2009-11-14T09:51:05Z

<p>Juergenffm: </p> <hr /> <div>Ich bin Ingenieur in der Telekommunikation, betreibe Modellbau und Progrmamierung.</div>

Juergenffm https://www.mikrocontroller.net/index.php?title=Benutzer:Juergenffm&diff=40642 2009-11-14T09:49:58Z

<p>Juergenffm: </p> <hr /> <div>Ich bin Ingenieur in der Telekommunikation, betreibe Modellbau und Progrmamierung.<br /> <br /> http://de.linkedin.com/in/juergenschuhmacher</div>

Juergenffm https://www.mikrocontroller.net/index.php?title=Benutzer:Juergenffm&diff=39806 2009-10-09T14:03:25Z

<p>Juergenffm: Die Seite wurde neu angelegt: „Ich bin Ingenieur in der Telekommunikation, betreibe Modellbau und Progrmamierung.“</p> <hr /> <div>Ich bin Ingenieur in der Telekommunikation, betreibe Modellbau und Progrmamierung.</div>

Juergenffm