

```

103
104 ;****BLOCK INITIALISIERUNG EXTERNER INTERRUPT 1*****
105     ldi    r16, 0x00          ;INT1 activated low level
106     out    MCUCR, r16
107     in     r16, GICR          ;Global Interrupt Control Register einlesen
108     ori    r16, 0x80          ;und logisch verodern
109     out    GICR, r16          ;External INT1 Enable
110     ldi    r16, 0x80          ;INT1 Flag cleared
111     out    GIFR, r16
112 ;Interrupt wird disabled, sobald Oszillator gelocked
113 ;*****
114
115 ;****BLOCK INITIALISIERUNG EXTERNER INTERRUPT 2*****
116     ldi    r16, 0x00          ;INT2 activated by falling edge
117     out    EMCUCR, r16
118 ;Interrupt wird erst enabled nachdem Oszillator gelockt ist
119 ;*****
120
121 ;****BLOCK DEFAULT-WERTE SETZEN*****
122     ldi    menustatus, 0x00    ;default for menu status
123     ldi    keypressed, 0x00    ;default for key pressed
124     ldi    comstatus, 0x00     ;default for communication status
125     ldi    statusrequest, 0x80 ;default for requestmode
126     ldi    r23, 0x00          ;default for timerregister
127 ;*****
128     ldi    r16, 0xF0          ;I/O Port A high nibble Ausgang
129     out    DDRA, r16          ;I/O Port A low nibble Eingang
130 ;*****
131     ldi    r16, 0x50          ;PIN6 & PIN4 PORTA auf high
132     out    PORTA, r16         ;PRS unlocked / not locked on 1PPS from GPS
133 ;*****
134     ldi    r16, 0xC0          ;I/O Port D Bit6&7 Ausgang Multiplexer
135     out    DDRD, r16
136 ;*****
137     ldi    r16, 0x02          ;PIN1 PORTE als Ausgang
138     out    DDRE, r16
139 ;*****
140     sbi    PORTE, 1           ;Backlight on (default)
141 ;*****
142 ; rcall DisablePC             ;disable PC for UART0
143 ; rcall SelPRS                ;enable PRS10 for UART1
144 ; rcall STATNOPPS             ;1PPS-LED aus (default)
145 ;*****
146
147 ;****BLOCK INITIALISIERUNG UART0*****
148 ;Baudrate einstellen UART0    ;9660 Baud
149     ldi    r16, LOW(71)       ;Wert fuer Baudrate aus Tabelle Datenblatt
150     out    UBRR0L, r16        ;BaudRateRegister Low
151     ldi    r16, HIGH(71)      ;
152     out    UBRR0H, r16        ;BaudRateRegister High
153 ;Frame Format UART0
154     ldi    r16, (1<<URSEL0)|(3<<UCSZ00)
155     out    UCSR0C, r16        ;8 Datenbit, 1 Stoppbit, No Parity
156 ;EmpfangsInterrupt Enablen UART0

```