debounce_ohne_fsm.vhd

library IEEE;

use IEEE.std_logic_1164.all;

use IEEE.numeric_std.all;

entity debounce_fsm is

    generic(    MAX_CNT : integer := 40);

    port(   clk, rst, taster : in std_logic;

            debounced : out std_logic);

end entity debounce_fsm;

architecture behavorial of debounce_fsm is

    signal countval : integer range 0 to MAX_CNT := 0;

    signal ts : std_logic := '0'; -- einsynchronisierter Taster

begin

    counter : process (clk)

    begin

        if rising_edge(clk) then

            ts <= taster;      -- Taster erst mal einsynchronisieren

            if ts = '0' then                -- wenn low -> Zähler und Ausgang zurücksetzen

                countval  <= 0;

                debounced <= '0';

            else                            -- wenn high ->

                if countval < MAX_CNT then  -- zählen

                    countval <= countval + 1;

                else                        -- und begrenzen

                    countval <= 0;

                    debounced <= ts;        -- wenn Endstand erreicht --> Tasterpegel zum Ausgang übernehmen

                end if;

            end if;

        end if;

    end process counter;

end behavorial;