Hallo zusammen. Bin gerade dabei mein Design in Betrieb zu nehmen. Jetzt habe ich das Problem, das ich ein TOP-Level und viele "Macros" habe, die einzelne Teilfunktionen übernehmen. Wie erwartet funktioniert einiges noch nicht. Ich möchte jetzt innerhalb der Teilmakros OBuffer und IO Marker setzten um Signale auf Test Pins zu routen. Im Top Level ucf(Xilinx PACE) sind diese aber nicht sichtbar. Auch wenn ich sie von Hand im ucf.file einbinde mecker Xilinx ISE. Muß ich jetzt für alle Signale, die ich zwecks Messung zum Pin route, erst eine SChnittstelle zum TOP Level machen? Oder gibt es eine Möglichkeit direkt IO's aus dem Untermacro auf den Pin zu routen? Danke, Daniel
zu testzwecken habe ich signale auch immer über das topdesign an die pins der aussenwelt geführt.
ja, so hab ichs jetzt auch gemacht - geht, aber kostet viel Arbeit und Zeit
Falls Du mit chipscope arbeitest, brauchst Du keine Testpins und per Core-inserter (Toll von chipscope) geht das "Rausangeln" von Signalen schneller (wenn man geübt ist).
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.