Im Forum und im Wiki
-
Thread
AD7641 seriell ansteuern
Hallo Leute, Ich habe ein halbwegs amüsantes Problem. Wir haben ein Board mit einem Stapel AD7641 A/D Wandler (2MSPS, 18 Bit SAR). Diese sind seriell an einen fetten FPGA angebunden. Das Board haben wir gekauft mit Beispieldesigns. Letztere tasten die ADCs fies mit einer 140 MHz Clock ab (slave
transitions on new data data : out std_logic_vector(17 downto 0)); end entity to_ad7641; architecture behavioural of to_ad7641 is signal shift_in : std_logic_vector(17 downto 0); signal ready : std_logic; begin data_ready <= ready; -- Daten seriell übernehmen, wenn sync
-
Thread
spezielle Frage für AD7641(Analog Device)
Hallo Alle, dieses Problem ist spezifiziert nur für die Leute die schon mit AD7641 gearbeitet haben. ich muss ein AD7641 durch mein CPLD steuern.Erstmal habe ich EVA_controller Software von analog device verwendet, um die performance von der EVAL_AD7641 zu prüfen. Mit diesem Software
Tja, ich hätte so ein paar Ideen woran es liegen könnte. Da ich ja aber noch nicht mit dem AD7641 gearbeitet habe, ist die Frage ja nicht für mich gedacht.
-
Thread
AD-Wandler 8Bit 100MHz
einen Mittelwert über mehrere Messwerte berechnest, gewinsst Du auch ein paar Bits dazu. Der AD7641 hat 18 Bit bei 2 MSPS; wenn du dort immer den Mittelwert aus zwei aufeinanderfolgenden Samples berechnest bekommst du 19 Bit bei 1 MSPS.
Mittelwert über mehrere Messwerte berechnest, gewinsst Du auch ein paar > Bits dazu. > > Der AD7641 hat 18 Bit bei 2 MSPS; wenn du dort immer den Mittelwert aus > zwei aufeinanderfolgenden Samples berechnest bekommst du 19 Bit bei 1 > MSPS. Der ist schon auf meiner Liste ;-) Und einer meiner