mikrocontroller.net


Artikel der Woche: Taktung FPGA/CPLD

Von den vier Signalgruppen "interne Signale", "IO Signale", "Reset" und "Takt (Clock)" ist letztere die mit den höchsten Anforderungen an externer Signalqualität und interner Laufzeit. Fehler im Taktnetzwerk führen zu ungewolltem, ja oft katastrophalem Verhalten der Schaltung. Um dies zu vermeiden, sind besondere Aufbauregeln verfasst- und Komponenten für die Taktverteilung in digitalen ICs entwickelt worden.

Neuigkeiten


Weitere Meldungen

Amazon FreeRTOS vorgestellt (11 Kommentare)
LimeSDR Mini (7 Kommentare)

Mikrocontroller.net durchsuchen

Benutzerdefinierte Suche

Forum: Neue Beiträge Feed

Stellen-/Projektangebote Feed

Artikel: Letzte Änderungen Feed

22.01.2018 22:02 KiCad von Berndwiebus (Änderungen)
22.01.2018 11:05 AD-Wandler von Dachs (Änderungen)
21.01.2018 12:28 Wanderkiste (Widlar) von Sven rvbg (Änderungen)
20.01.2018 22:44 Wanderkiste (Widlar) von Bastler-david (Änderungen)
20.01.2018 13:30 Benutzer Diskussion:Ulireimer von Ulireimer (Änderungen)
19.01.2018 20:20 230V von Falk (Änderungen)
17.01.2018 16:30 Wanderkiste (Widlar) von Flk (Änderungen)
17.01.2018 11:35 Avr-gcc Bugs von Gjlayde (Änderungen)
16.01.2018 14:11 HD44780 von Heha (Änderungen)
15.01.2018 16:38 Avr-gcc Bugs von Gjlayde (Änderungen)
15.01.2018 14:27 WS2812 Ansteuerung von Falk (Änderungen)
15.01.2018 12:25 Avr-gcc Bugs von Gjlayde (Änderungen)
15.01.2018 12:08 WordClock mit WS2812 von Ukw (Änderungen)
14.01.2018 17:32 Datei:Relais toggle animation.gif von Falk (Änderungen)
14.01.2018 16:20 Tutorial - Aufbau WordClock mit WS2812 von Alidi (Änderungen)