mikrocontroller.net


Artikel der Woche: Taktung FPGA/CPLD

Von den vier Signalgruppen "interne Signale", "IO Signale", "Reset" und "Takt (Clock)" ist letztere die mit den höchsten Anforderungen an externer Signalqualität und interner Laufzeit. Fehler im Taktnetzwerk führen zu ungewolltem, ja oft katastrophalem Verhalten der Schaltung. Um dies zu vermeiden, sind besondere Aufbauregeln verfasst- und Komponenten für die Taktverteilung in digitalen ICs entwickelt worden.

Neuigkeiten


Weitere Meldungen

Wachsende Unterstützung der Selbstreparatur (363 Kommentare)
Frohe Weihnachten & gutes neues Jahr 2019 (48 Kommentare)

Mikrocontroller.net durchsuchen

Benutzerdefinierte Suche

Forum: Neue Beiträge Feed

Stellen-/Projektangebote Feed

Artikel: Letzte Änderungen Feed

20.06.2019 09:29 Benutzer:Christoph2 von Christoph2 (Änderungen)
17.06.2019 00:27 Datei:Überweisung Oekel.jpg von Michael b25 (Änderungen)
16.06.2019 14:08 Übersicht Funkmodule von Andreas (Änderungen)
16.06.2019 12:39 Hilfe:Forum Nutzungsbedingungen von Andreas (Änderungen)
16.06.2019 07:13 Übersicht Funkmodule von Rawi (Änderungen)
15.06.2019 11:58 Übersicht Funkmodule von Nospam2000 (Änderungen)
15.06.2019 11:15 Wanderkiste (Widlar) von Flk (Änderungen)
14.06.2019 14:45 Reflow Ofen Steuerung von Boregard (Änderungen)
14.06.2019 12:30 Datei:Überweisung Oekel.jpg von Basti850 (Änderungen)
14.06.2019 11:05 Benutzer:Winne von Winne (Änderungen)
14.06.2019 07:07 Wanderkiste (Widlar) von Bastler-david (Änderungen)
13.06.2019 15:30 WS2812 Ansteuerung von Vloki (Änderungen)
12.06.2019 18:12 Benutzer:Winne von Winne (Änderungen)
11.06.2019 14:53 WordClock mit WS2812 von Ukw (Änderungen)