Forum: FPGA, VHDL & Co.


Fragen zur Anwendung von CPLD & FPGA, VHDL, Verilog usw.

Announcement: there is an English version of this forum on EmbDev.net. Posts you create there will be displayed on Mikrocontroller.net and EmbDev.net.
Betreff Autor Antworten Letzter Beitrag
Forge FPGA, kostenloser eval kit Antti L. 18
Datentyp initialisieren Max M. 3
interne differentielle Signale Andi 6
EmbDev.net Filtrer IIR VHDL VIVADO Lois 11
Python als Test-Umgebung für Simulationen Martin K. 13
Hochauflösende DC-Motor PWM / Sweep Mike 10
Quartus SSN Analyzer Antti L. 5
HyperRAM für AMD Antti L. 2
LUTRAM Adresskollision Markus W. 5
Anfängerfrage- LatticeDiamond (XO2) - VHDL - 2 x architecture im Modul Roger P. 7
is_x() in Synthese vs. Simulation Fpga I. 20
Symmetrisches Audiosignal per XLR in DSP - 2 ADC Kombinieren für weniger Rauschen Daniel 6
JTAG boundary scan komisches verhalten Antti L. 3
Hat einer gute Tutorials für FPGA? Matthias 47
Cyclone V 5cseba6u23i7ndk testen Sven 7
externes Quarz synchronisieren / als Filter nutzen Andi 15
Lattice IceCube2 nicht mehr kostenlos! Antti L. 23
Register initialisieren/Reset Ole W. 4
Ist die Intel/Altera MaxV ( CPLD) Software Intel Quartus Prime Lite Editi. Kostenlos? Roger P. 10
Wieviele Addition pro Takt Peter 10
Ampelschaltung Moritz R. 40
Buffer mit Enable in Verilog für CLB (PIC16F13145) Denny A. 3
EmbDev.net Verilog on GW1NZ-1 - why not work :-( Kajetan K. 1
VHDL Variablenüberlauf und Fehlerbehandlung Willi 7
Noise Shaper in VHDL Jens W. 62
Lattice IDDR/ODDR clocking Antti L. 6
HyperBus Ideen Gustl B. 79
RapidSilicon Gemini - Verzögerung! Antti L. 6
fehlende Symbole Actel Libero/Viewdraw Rick D. 2
1 kleines VHDL Rätsel Gustl B. 19
So schön können Rechenfehler sein J. S. 65
AMD Versal gen 2 Antti L. 0
Pyratone II - Release J. S. 26
Neue Audio-DSP Sprache im Anmarsch Rolf S. 2
Altera heisst wieder Altera Markus F. 30
Tool zur Zaehleroptimierung Martin S. 14
Harmonized FPGA Module: HFM Module standard Antti L. 2
4x /Sec Frequenzmessung, bug im code? Max 37
wird CLK über Verteilermatrix geführt ? Anton K. 7
Neue "CPLD-Serie" - PIC1613145 ;-) Klar P. 1
DSP48 vs Multiplikation Der H. 15
EmbDev.net Vhdl project: mini-router Lucy 8
Lattice Diamond SW - Programmer Funktionieren die China Programmer bei Lattice XO2 Roger P. 6
AMD MicroBlaze V RISC processor Andi 16
Micro FPGA von TI :-) Vanye R. 12
ISE Webpack install unter Linux R. F. 2
Online Logiktest auf FPGAs: Wie wird die korrekte Funktion eines FPGAs im Feld sichergestellt? M. N. 16
1920x1200@60fps HDMI mit FPGA pins! Antti L. 5
VHDL bidirektionalen Switch modellieren M. Н. 54
Anregungen für eine FPGA Entwicklungsumgebung Leon B. 32
Problem bei Vivado-SIM - generic Andi 5