Forum: FPGA, VHDL & Co.


Fragen zur Anwendung von CPLD & FPGA, VHDL, Verilog usw.

Announcement: there is an English version of this forum on EmbDev.net. Posts you create there will be displayed on Mikrocontroller.net and EmbDev.net.

Betreff Autor Antworten Letzter Beitrag
DCO Implementierung auf FPGA Halil E. 15
Generische Debug-Schnittstelle (Signaltap/ILA) über UART - gibt's das schon ? Roman D. 9
XC3S400 Ersatz Gustav G. 24
Cyclone IV BGA484 Pin Migration Joachim M. 2
Lattice Diamond Workflow in Jenkins Umgebung integrieren Stefan U. 2
AGM Microelectronics FPGAs Sigint 112 39
Problem mit vital.timing und vital.primitives Jens W. 11
Lattice Radiant Problem: MIPI DPHY IP Implementierung Ney 2
Spartan 6 Input Termination Verlustleistung David 5
Altera EPF10K100 support / Quartus9.0SP2 gesucht F. W. 6
Sipeed Tang Nano 1K Level Shifter Wolfram F. 4
Genauer und schneller Sinus im FPGA Rolf 20
Lattice Diamond: asynchrone Taktübergänge constrainen Rick D. 5
Lattice PCIe Sem/Web-inar Eho C. 7
Cyc IV GX refclock in Quartus Lite MAX 1
HW Link testen, auf datenintegrität, Frame loss Max M. 1
Vivado: Unused GPIO Pulldown sichtbar machen Fpga I. 5
Effizienz von MATLAB und HLS bei VHDL J. S. 35
Kostenlose Hands-On Workshops von Arrow zu Edge AI mit FPGAs Leon B. 1
OpenBench Logic Sniffer (OLS) Bitstream für Saanlima Pipistrello gesucht… Thomas K. 1
Open Source IDE, KI-Bibliotheken und Tools für KI auf FPGAs Leon B. 15
Lattice Diamon: Ressourcenverbauch detailiert aufschlüsseln Rick D. 2
Synchronisierung für FPGA Serdes David 15
EmbDev.net What memory it use? Rose L. 1
Projektverzug und Bugdichte in der FPGA-Entwicklung Bradward B. 70
IO constraints für asynchrone Inputs in Lattice Diamond Diode E. 5
CCD Kamera für Basys3, welche? Thomas S. 11
I/O Constraints Intel Max M. 4
Spartan 6LX9 TQ144 SPI Programmierung David 7
Renesas GreenPack Vanye R. 19
Intel TSE MAC+PCS alternative Max M. 1
CologneChip Gate-Mate FPGA, hat das schon mal jemand hier benutzt? Gerhard H. 17
std_logic_vector auf eigenen Datentypen zuweisen Jens W. 2
CPLD M4A3-32/32 C. W. 5
Hat jemand schonmal einen ASIC entwickelt? Andi 21
ALTERA EP320IPC duplizieren / kopieren Frank P. 7
Tang Nano 4K, erste Versuche Michael K. 2
N-Stufiges Flip Flop erzeugen Daniel P. 8
Formale Verifikation als Privatmann M. N. 23
Altera Quartus - Schemaeditor, Macro Library Purzel H. 7
EmbDev.net How to use FPGA to drive TFT LCD Cliff W. 12
Spannungsversorgung über DTR RTS MAX3232 Lennard B. 6
Guard Bits Optimierung Jens W. 21
VHDL: Zufallswerte für die Initialisierung erzeugen Florian 9
Altera heisst wieder Altera Markus F. 32
FPGA Feedforward-System in Quantenoptik-Experiment Moritz 31
Gowin nimmt alte FPGA's von software weg! Antti L. 8
MMCM vs. PLL Thomas W. 2
FIFO_DC spinnt Rick D. 8
Projekt "Open Logic Library" sammelt Geld Bradward B. 7
Erster Efinix project Antti L. 5