Forum: FPGA, VHDL & Co.


Fragen zur Anwendung von CPLD & FPGA, VHDL, Verilog usw.

Announcement: there is an English version of this forum on EmbDev.net. Posts you create there will be displayed on Mikrocontroller.net and EmbDev.net.
In diesem Forum werden englischsprachige Beiträge von EmbDev.net eingeblendet (Info). Englischsprachige Beiträge ausblenden
Betreff Autor Antworten Letzter Beitrag
krumme Frequenzen aus 50Mhz erzeugen Wolfram F. 120
Anregungen für eine FPGA Entwicklungsumgebung Leon B. 16
Optimierung und Forumlierung paralleler Statemachines 🐻 Bernie - Bär 2
VHDL-Code zu Schematic Felix 22
GAL20V8 durch GAL22V10 ersetzen Ingo 7
DSP48 vs Multiplikation Der H. 14
Controller-IF zu DDR4 mit AXI langsam 🐻 Bernie - Bär 11
Lustiges zum Wochenende : Graue VHDL-Zähler J. S. 17
Alternative für simple CPLDs von Xilinx? Ulrich P. 29
Vergleich FPGA-DDR-Controller und PC-DDR-Controller Dagobert 37
AXI-Stream Interface HLS/ VHDL Beruk 2
Einfacher Feldbus für kleine FPGA Michi 16
Problem Programmierung ByteBlaster II vs. USB Blaster Mark W. 8
Tool zur Zaehleroptimierung Martin S. 10
Einstieg in die HDL / Verilog programmierung mit I2s Sven W. 21
AMD MicroBlaze V RISC processor Andi F. 12
EmbDev.net help with uart PEter 12
STM32 in FPGA 🐻 Bernie - Bär 87
EmbDev.net How to do this please Berger 5
Lattice FPGA: Problem nach erneutem Flashen der gleichen Binärdatei gelöst Enrique P. 5
Habt Ihr aktuelle FPGA Projekte ? Oliver D. 19
EmbDev.net How to instantiate another vhd file inside testbench, where the testbench is used for opening files Zahid 4
Probleme mit Zähler Justus B. 1
VHDL immer Variablen auf U in der Simulation Justus B. 7
FPGA Ethernet interface Ali H. 13
Altera CycloneI ATARI-FPGA mega-hz 22
Übertragung ADC Daten von PL to PS Beruk 3
HDMI mit IO pins von FPGA Antti L. 19
LATTICE (Legacy) Bausteine mit HW-USBN-2A/B programmieren - welche Software? Wolfram M. 6
Generative AI und HDL code Antti L. 29
Agilex 5/3 Erwartungen? Wünsche? Antti L. 15
Modbus "knoten" Micha B. 4
EmbDev.net I am hopeless (motor control system) Marco 6
Modelsim 32-bit: "memory allocation failure" umgehen bei 4GB Valko Z. 4
RISC-V mit GateMate FPGA Antti L. 21
Verilog - Documentaion Oliver D. 17
VHDL bidirektionalen Switch modellieren M. Н. 52
VHDL: Nutzung eines Verilog Moduls dessen Ports keine validen VHDL identifier sind. M. Н. 6
Ultimative FPGA blinky / Makefile zusammenstellung Oliver D. 6
neues FPGA buch: "FPGA für alle" Antti L. 70
10 Bits ADC Interface mit VHDL Beruk 4
Beschäftigung mit FPGAs noch sinnvoll? Tim T. 78
Kostenlose Fachvorträge im Bereich FPGA Entwicklung und Verifikation in Köln Martina 30
EmbDev.net Raspberry Pi XDC-File vivado Beruk 2
EmbDev.net Verilog autodetect signal Joey O. 5
Programmieren des LTC2287 Dual 10-Bit ADCs Beruk 11
intel schmeisst FPGA wieder raus Klaus K. 13
8b10b mit CDR und frame detection Intel Max M. 43
GateMate FPGA inbetriebname Antti L. 26
AMD PROG und INIT pins Antti L. 9
Lattice iCE40 UltraPlus Bausteine Larius 10