Forum: FPGA, VHDL & Co.


Fragen zur Anwendung von CPLD & FPGA, VHDL, Verilog usw.

Announcement: there is an English version of this forum on EmbDev.net. Posts you create there will be displayed on Mikrocontroller.net and EmbDev.net.

Betreff Autor Antworten Letzter Beitrag
Altera Quartus - Schemaeditor, Macro Library Purzel H. 2
Spannungsversorgung über DTR RTS MAX3232 Lennard B. 6
Projektverzug und Bugdichte in der FPGA-Entwicklung Bradward B. 33
Guard Bits Optimierung Jens W. 21
VHDL: Zufallswerte für die Initialisierung erzeugen Florian 9
Altera heisst wieder Altera Markus F. 32
FPGA Feedforward-System in Quantenoptik-Experiment Moritz 31
Gowin nimmt alte FPGA's von software weg! Antti L. 8
MMCM vs. PLL Thomas W. 2
FIFO_DC spinnt Rick D. 8
Projekt "Open Logic Library" sammelt Geld Bradward B. 7
AGM Microelectronics FPGAs Sigint 112 38
CologneChip Gate-Mate FPGA, hat das schon mal jemand hier benutzt? Gerhard H. 12
Erster Efinix project Antti L. 5
SC LWL Switch ohne IP Header Hutschiene Egon 12
Reset mehrerer ISERDESE3 Gustl B. 16
2xVU35P auf SQRL Platinen Martin 15
Sipeed Tang Nano 1K Level Shifter Wolfram F. 3
Anlogic EF2M45 Sigint 112 8
Weak pullup/pulldown MachXO2 Heinz-Maria 3
Altera USB Blaster III Antti L. 15
Quartus black box Sigint 112 5
Timing Constraints mit negativen Zeiten Jens W. 12
Cooles chip von Efinix Antti L. 23
GOWIN GW1N Nano low cost FPGA - Taugt das was? Peter S. 7
Nachbildung einer Von-Neumann-Architektur will "atmen" Susan R. 14
Hat jemand schonmal einen ASIC entwickelt? Andi 17
Vitis-HLS Abgleich Martin S. 2
Eigene IP Core, Quartus 24.3.1, Agilex-5 Antti L. 2
FPGA Boundary-Scan Sven B. 8
Dual Port Ram als Block Ram Jens W. 10
MAX10 SC nur mit 3.3V Versorgt differentieller HSTL 1.8V Input? Max M. 12
Verilog: array einer packed struct indizieren F1 bitte. Bernd 6
Intel modul mit RF ADC Max M. 8
Xilinx Spartan 3 xc3s400 FIFO mit hoher Frequenz Martin 4
Platform Designer: Problem mit PLL-Avalon Florian 6
xilinx report_datasheet Fpga I. 5
FPGA 2 Clk Synchron, timing problem Max M. 13
Wie hoch ist die maximale Datenrate des Transceivers? Rose L. 4
Vivado simulation bleibt bei einer verilog zeile stehen Antti L. 4
Erfahrungen mit Efinix? Gustl B. 26
Anfängerfrage: Zugriff auf ein reg von unterschiedlichen Taktraten Bernd 6
Quartus internal error Antti L. 3
Xilinx ISE constraints von internen signalen Gustav G. 5
EmbDev.net ADT7420 Sensor Yavuz 2
externes Sram und/oder FPGA auf Defekt prüfen Jens W. 18
Xilinx GTP Training Gustl B. 11
Ist das Verhalten so OK? Gustl B. 5
Xilinx MicroBlaze external LMB Address Gustl B. 13
Cyclone V 5cseba6u23i7ndk testen Sven 9
fmax bei Cyclone V wesentlich tiefer als bei IV? Max 2