Forum: FPGA, VHDL & Co.


Fragen zur Anwendung von CPLD & FPGA, VHDL, Verilog usw.

Announcement: there is an English version of this forum on EmbDev.net. Posts you create there will be displayed on Mikrocontroller.net and EmbDev.net.
In diesem Forum werden englischsprachige Beiträge von EmbDev.net eingeblendet (Info). Englischsprachige Beiträge ausblenden

Betreff Autor Antworten Letzter Beitrag
Vector Index VHDL Detlef _. 17
Verilog vs VHDL Neuling 52
EmbDev.net Synchronous two PWM signals generator Stas I. 3
EmbDev.net Optimising size and speed Muhammad Tahir R. 5
billiges MAX 10 Board von Arrow jope 121
Artix 7 / Vivado Problem mit Clock-Routing/Placement von 2PLLs über BUFs an einem PIN Matthias 7
Uart Daten werden Falsch übertragen Maximilian S. 9
HDL in Python / MyHDL die Zweite (unfertig) Martin S. 4
Einsteiger FPGA board N. B. 37
Ersatz für XCF16PVOG48C Michael 15
MAX10 DDR3 Timing Violations (Arrow DECA) M. H. 8
Xilinx MIG für Atrix7/DDR3-RAM gibt keinen CLK aus. Matthias 4
EmbDev.net How to use FPGA to drive TFT LCD Cliff W. 9
EmbDev.net I need to clarify a question about verilog Black 6
Sipeed Lichee Tang FPGA mit RISC-V Core aus China unter 20€ Steffen H. 71
Gateway "verschluckt" Pulse Steffen H. 15
Ideen für FPGA-Projekte? Marius S. 189
XADC in VHDL instanziieren, wie generiertes VERILOG in VHDL-Projekt einbinden? Matthias 11
Xilinx XFFT IP - IFFT - Skalierung Felix K. 1
EmbDev.net HELP- VHDL model of the PULSE TIMER Sandra L. 2
MIPS Datenpfad: Wieso werden die Steuersignale nicht verarbeitet? Dominik B. 1
Vivado listet Arty A7 100T nicht Maximilian S. 18
Bauteil L5A0190 GAL ? Sascha 5
EmbDev.net Read Bitmap Color depth 4 Bits Guest 6
Bitcoin-Mining mit FPGA? egal 157
EmbDev.net VHDL Bitmap editing hardwarebär 4
Maximale Geschwindigkeit der Multiplier M. W. 24
FPGA evalboard mit 200 GPIOs Detlef _. 40
locked EmbDev.net VHDL Projekt Guest 3
EmbDev.net VHDL project Paul 11
Eigene SoC-Software vor Duplizierung schützen Harald E. 53
FPGA - Erstes Projekt Wühlhase 14
Sram Simulation funktioniert nicht richtig Jens W. 33
EmbDev.net package and procedure Dang T. 2
Fragen zu Timing Constraints mit 2 PLL's Steffen H. 23
Logik zu bestehendem Design hinzufügen Steffen H. 11
VHDL - ModelSim Warning: NUMERIC_STD.TO_SIGNED: vector truncated Christian 6
Verständnisfrage: SW->PicoBlaze->HDL->FPGA Petra K. 11
Sequential System Design Using ASM Charts Daniel P. 9
EmbDev.net Executing ONERROR command at macro ./halfadder_simu.do line 6 RAMA 1
SDRAM Burst lesen ohne Unterbrechung über Column, Row und Banks hinaus Steffen H. 12
Retriggerbares Treppenlicht - VHDL Ümeyir G. 6
IEC 61508, warum nur manche FPGAs? Stefan 4
Firmware Download Altera Cyclone EP1C3T144C8N Manuel S. 2
EmbDev.net Error loading design (Modelsim student version) Keltuzad 63
CPLD Clock Probleme XC9572 1Hz 3V3 Michael 42
Fehlerminimierung der Spline-Berechnung auf FPGA Christoph K. 10
EmbDev.net Types do not match between component and entity at Simulation on Modelsim Nima 8
Variable vergleichen und Hysterese Mike 15
High Resolution Timer spartan3a Jonas B. 29
EmbDev.net vcom-1576 error with expecting BEGIN SilentRoar 5