Forum: FPGA, VHDL & Co.


Fragen zur Anwendung von CPLD & FPGA, VHDL, Verilog usw.


Betreff Autor Antworten Letzter Beitrag
Wie hoch ist die maximale Datenrate des Transceivers? Rose L. 4
Vivado simulation bleibt bei einer verilog zeile stehen Antti L. 4
Erfahrungen mit Efinix? Gustl B. 26
Anfängerfrage: Zugriff auf ein reg von unterschiedlichen Taktraten Bernd 6
Quartus internal error Antti L. 3
Xilinx ISE constraints von internen signalen Gustav G. 5
EmbDev.net ADT7420 Sensor Yavuz 2
externes Sram und/oder FPGA auf Defekt prüfen Jens W. 18
Xilinx GTP Training Gustl B. 11
Ist das Verhalten so OK? Gustl B. 5
Xilinx MicroBlaze external LMB Address Gustl B. 13
Cyclone V 5cseba6u23i7ndk testen Sven 9
fmax bei Cyclone V wesentlich tiefer als bei IV? Max 2
Symmetrisches Audiosignal per XLR in DSP - 2 ADC Kombinieren für weniger Rauschen Daniel 12
PowerSequence Cyc V, 10 GX Max M. 7
Xilinx MIG Artix7 im Blockdesign - was mache ich falsch? Gustl B. 20
gowin IDE startet nicht unter Ubuntu 22.04.5 Klaus R. 3
ZPU im Simulator laufen lassen, Problem mit prog2mem Jens W. 12
Spartan 3 SPI Master Constraint Martin 1
Automatischer KI-Generator für FPGAs Leon B. 6
EPM240 zu klein, was jetzt? Thomas M. 10
Forge FPGA, kostenloser eval kit Antti L. 66
XC3S400 Ersatz Gustav G. 12
4 Ausgang MEMS oscillator Antti L. 3
FPGAs in sicherheitskritischen Anwendungen Lukas K. 21
PC - PCIe - FPGA Eho C. 17
Mul Component aus coregen Anton K. 8
FX2LP EOL, neuer chip FX2G3! Antti L. 12
Ziehbarer Quarz SiT3521 als PLL input Max M. 13
MAX10 IO Standards Max M. 20
FPGA als SPI Slave Tobias B. 16
FPGA wahl DAC 160MSPS M. M. 7
EmbDev.net DFF, incorrect initialization? Igor A. 0
Radiant: Place & Route schlägt fehl Sven S. 4
Agilex-3 infos öffentlich Antti L. 0
EP1C6F256I7 oder EP1C6F256I7N Peter 3
Post-Map simulation mit ModelSim Anton K. 148
Ist die Intel/Altera MaxV ( CPLD) Software Intel Quartus Prime Lite Editi. Kostenlos? Roger P. 14
is_x() in Synthese vs. Simulation Fpga I. 21
Lattice IceCube2 nicht mehr kostenlos! Antti L. 28
Neue Audio-DSP Sprache im Anmarsch Rolf 3
Einfacher Feldbus für kleine FPGA Michi 17
HDL in Python / MyHDL die Zweite (unfertig) Martin S. 53
Wer kann N82S153N brennen? Klaus F. 15
EmbDev.net Edge Detector in Verilog Asad Ur R. 4
FPGA Oszilloskop mit VGA Ausgang René D. 116
Cyclone EP4CE115 DCT Ausschläge bei Nullstellen von Sinus Anselm D. 21
ModelSIM Fehlermeldung "Package requires a body" mässig erfahrener FPGA Wüstling 2
FPGA, AT17LV…. kopieren Matthias S. 8
Hochauflösende DC-Motor PWM / Sweep Mike 13
EmbDev.net Connecting 7 in 1 Soil Sensor with GW1NSR-4C using UART Jainesh 1