Forum: FPGA, VHDL & Co.


Fragen zur Anwendung von CPLD & FPGA, VHDL, Verilog usw.

Announcement: there is an English version of this forum on EmbDev.net. Posts you create there will be displayed on Mikrocontroller.net and EmbDev.net.

Betreff Autor Antworten Letzter Beitrag
EmbDev.net Edge Detector in Verilog Asad Ur R. 4
FPGA Oszilloskop mit VGA Ausgang René D. 116
Cyclone EP4CE115 DCT Ausschläge bei Nullstellen von Sinus Anselm D. 21
ModelSIM Fehlermeldung "Package requires a body" mässig erfahrener FPGA Wüstling 2
FPGA, AT17LV…. kopieren Matthias S. 8
Hochauflösende DC-Motor PWM / Sweep Mike 13
EmbDev.net Connecting 7 in 1 Soil Sensor with GW1NSR-4C using UART Jainesh 1
HyperRAM für AMD Antti L. 5
AMD Versal gen 2 Antti L. 1
externes Quarz synchronisieren / als Filter nutzen Andreas U. 17
JTAG boundary scan komisches verhalten Antti L. 4
Datentyp initialisieren Max M. 4
interne differentielle Signale Andreas U. 6
EmbDev.net Filtrer IIR VHDL VIVADO Lois 11
Python als Test-Umgebung für Simulationen Martin K. 13
Quartus SSN Analyzer Antti L. 5
LUTRAM Adresskollision Markus W. 5
Anfängerfrage- LatticeDiamond (XO2) - VHDL - 2 x architecture im Modul Roger P. 7
Hat einer gute Tutorials für FPGA? Matthias 47
Register initialisieren/Reset Ole W. 4
Wieviele Addition pro Takt Peter 10
Ampelschaltung Moritz R. 40
Buffer mit Enable in Verilog für CLB (PIC16F13145) Denny A. 3
EmbDev.net Verilog on GW1NZ-1 - why not work :-( Kajetan K. 1
VHDL Variablenüberlauf und Fehlerbehandlung Willi 7
Noise Shaper in VHDL Jens W. 62
Lattice IDDR/ODDR clocking Antti L. 6
HyperBus Ideen Gustl B. 79
RapidSilicon Gemini - Verzögerung! Antti L. 6
fehlende Symbole Actel Libero/Viewdraw Rick D. 2
1 kleines VHDL Rätsel Gustl B. 19
So schön können Rechenfehler sein J. S. 65
Pyratone II - Release J. S. 26
Altera heisst wieder Altera Markus F. 30
Tool zur Zaehleroptimierung Martin S. 14
Harmonized FPGA Module: HFM Module standard Antti L. 2
4x /Sec Frequenzmessung, bug im code? Max 37
wird CLK über Verteilermatrix geführt ? Anton K. 7
Neue "CPLD-Serie" - PIC1613145 ;-) Klar P. 1
DSP48 vs Multiplikation Der H. 15
EmbDev.net Vhdl project: mini-router Lucy 8
Lattice Diamond SW - Programmer Funktionieren die China Programmer bei Lattice XO2 Roger P. 6
AMD MicroBlaze V RISC processor Andreas U. 16
Micro FPGA von TI :-) Vanye R. 12
ISE Webpack install unter Linux R. F. 2
Online Logiktest auf FPGAs: Wie wird die korrekte Funktion eines FPGAs im Feld sichergestellt? M. N. 16
1920x1200@60fps HDMI mit FPGA pins! Antti L. 5
VHDL bidirektionalen Switch modellieren M. Н. 54
Anregungen für eine FPGA Entwicklungsumgebung Leon B. 32
Problem bei Vivado-SIM - generic Andreas U. 5
Verhalten von IOs bei Simulationen Bernd G. 12