mikrocontroller.net

Forum: FPGA, VHDL & Co.


Fragen zur Anwendung von CPLD & FPGA, VHDL, Verilog usw.

Announcement: there is an English version of this forum on EmbDev.net. Posts you create there will be displayed on Mikrocontroller.net and EmbDev.net.
In diesem Forum werden englischsprachige Beiträge von EmbDev.net eingeblendet (Info). Englischsprachige Beiträge ausblenden
Betreff Autor Antworten Letzter Beitrag
Quartus 18.0 Student 4
Xilinx Built-in FIFO Gustl B. 17
Laser-FPGA-Entfernungsmesser-Bastelarbeit - Blödsinn? Friedemann F. 41
EmbDev.net Comments on: Beitrag "Re: Erfahrung mit SPI Slave und Spartan 6 FPGA?" SparkyT 5
Implementierungsfrage VHDL Mampf F. 69
datasheet xilinx spartan-7 arty-s7 7
Altera PLL-Reconfig Core Mampf F. 5
Digilent-Kennung mittels Vivado verwenden Andreas S. 2
Vivado/SoC-Anfängerfrage: Wann Block-Design-Modul, wann normale Instanziierung? Emil G. 1
Ressourcenverbrauch modulweise Martin O. 4
Hilfe zu Implementierung von I2S Interface in VHDL Waldi3141 27
multi-cycle aber nicht für einen path sondern ein signal angeben Gustl B. 10
2 Dimensionales Feld von Konstanten werten mittels verilog verilog_2dim 3
LED-Blink VHDL hans 8
EmbDev.net Vhdl time window Luca M. 15
fifo mit eigenen takt clocksyn 4
Clock Constraints in cilinx vivado vivado_clk 6
Unterschied Beschreibung cpld und fpga Hopp Hobby 30
VHDL: Array mit verschiedenen Datentypen Alexander 3
1.8V Oszillator an 1.35V Pin tripley 9
Xilinx ODDR für interne Logic verwenden Felix 9
DE0 Nano flashen fpga 3
Lattice MachXO2/3/ICE vs. Spartan-3? Jung 10
Lattice ispVM System USB Treiber unter W10 J. V. 1
Multicycle-Path Quartus Mampf F. 14
Bitfolge getriggert ausgeben Mark W. 17
FPGA_modul kostet weniger als FPGA? fpga-krams 13
Was machen mit zwei halben Bänken? Gustl B. 7
Timingprobleme, welche Constraints benötige ich? Gustl B. 17
EmbDev.net VHDL output signal in hexadecimal instead of binary Guest 3
EmbDev.net FIFO MEMORY VHDL Patryk S. 17
rechnen mit unsigned Batzi 27
EmbDev.net Duty and phase control clock divider Greg W. 2
EmbDev.net cobverting 64 bit to 32 bit. slim_pga 6
WinCUPL, WinSim, SR-FlipFlop Falk S. 6
EmbDev.net Viscometer vhdl Emil Lagrange 2
DDR2 Length Matching Guidelines Yafes61 8
Stoppuhr Normal/Addition/Split, Funktion abhängig von "Taktrate" Stefan H. 4
Ampelsteuerungsprogramm Mo 6
Auf-Ab Zähler VHDL Mirko 3
3D-Vector zu std_logic_vector casten Mampf F. 6
SDRAM Timing. Geht das so? READ NOP NOP READ? Holger K. 9
CPLD/FPGA mit wenig IO und persistenz Kurt G. 5
Altera/Intel-Äquivalent von data2mem Duke Scarring 11
Lauflicht mit vorgegbenen Clkgen Mo 11
4 Bit Zähler Mo 2
EmbDev.net Matrix Display Josip J. 2
TimeQuest Analyzer - Was sehe ich da überhaupt? Holger K. 5
FPGA/CPLD als schellen timer Timer 14
EmbDev.net force input in simulation wrong. fuck_modelsim 2
Probleme beim synthetisieren -> Timing constraints? Flyget 42