Wie hoch ist die maximale Transceiver-Datenrate, die vom 5CGXFC5C6F23I7N unterstützt wird? Einzelheiten zu 5CGXFC5C6F23I7N: https://www.emsfpga.com/productdetail/5cgxfc5c6f23i7n
Take a look at the data sheet with the electrical specifications (table 23): https://www.intel.com/programmable/technical-pdfs/683801.pdf
For post written in German use https://www.mikrocontroller.net/forum/fpga-vhdl-cpld istead of https://embdev.net/forum/fpga-vhdl-verilog .
And since the question was asked in German, I will answer in the same language.
Echt, das ist ein Beispiel für maximale Faulheit und Inkompetenz des Fragestellers. Man hat den Eindruck, das der TO nicht mal versucht hat, sich selbst die Frage zu beantworten, weil dann hätte er die kryptische "Bestellbezeichnung" wenigstens ansatzweise aufgeschlüsselt.
Also es handelt sich hier wohl um einen FPGA Cyclone 5 GX der Firma intel (ehemals Altera) im Industrial Temperaturbereich mit speedgrad 7 (mittlerer).
Ich geh davon aus das die anderen Typ-varianten wie Gehäuse und resourcenanzahl keinen Einfluß auf die TX-Datenraten haben.
Für die nackte Datenrate des trannsceiver werden 6.144 Gbps genannt. Ob diese Datenrate auf den konkreten Anwendungsfall (Protokoll, PHY) zutrifft, kann nur der TO selbst wissen.
Ob die genannte nackte Datenrate vom Speedgrad und Einsatztemperatur abhängt könnte/sollte man in der speziellen Dokumentation nachschlagen:
Oder den link im Posts eins drüber auf S. 27. Wobei dort in den footnotes hingewiesen wird, das für maximalen speed einige Pins auf besondere Spannungswerte zu setzen sind und auch andere Randbedingungen zu erfüllen sind.
Angehängte Dateien:
-
DetailCycVOverview.PNG
(5,9 KB)
das ist ein Beispiel für maximale Faulheit und Inkompetenz des Fragestellers. Man hat den Eindruck, das der TO nicht mal versucht hat, sich selbst die Frage zu beantworten
Tja, so ist das heute. Bachel Bachel schnell schnell schnell
Ich geh davon aus das die anderen Typ-varianten wie Gehäuse und resourcenanzahl keinen Einfluß auf die TX-Datenraten haben.
Bei Altera war das meines Wissens nach immer so - allerdings kam ich kürzlich über den Umstand, dass der größte Artix Ultra nicht nur im größten Gehäuse sitzt, sondern auch schnellere Transceiver intus hat.
6.144 Gbps genannt. Ob diese Datenrate auf den konkreten Anwendungsfall (Protokoll, PHY) zutrifft
Die ähneln dem was in den Stratix machbar war. Die taugen z.B. für genau 100 Kanäle mit 96kHz Audio in S/PDIF bei 8b10b oder alternativ 125 Kanäle ohne wire coding. Genutzt wurden später 64 - u.a. weil ...
die genannte nackte Datenrate vom Speedgrad und Einsatztemperatur abhängt
Ich geh davon aus das die anderen Typ-varianten wie Gehäuse und resourcenanzahl keinen Einfluß auf die TX-Datenraten haben.
Bei Altera war das meines Wissens nach immer so - allerdings kam ich kürzlich über den Umstand, dass der größte Artix Ultra nicht nur im größten Gehäuse sitzt, sondern auch schnellere Transceiver intus hat.
Wie geschrieben, das ist ne Annahme, das das Gehäuse bei der Beantwortung der Frage hier keine Rolle spielt. Was nicht heisst, das der TO bei "sorgfältiger" Prüfung "seines" FPGA's im Datenblatt auch die Gehäusevariante checkt. Er kann auch mal ne Probe-Synthese mit passenden constraints/parametern machen und schauen, ob der DRC (Design Rule Check) bei der gewünschten datenrate losmeckert.
Persönlich hatte ich auch mal vor langer Zeit mit Altera FPGA's zu tun, bei der die Resourcen(Größe, Anzahl LE) das timing (fmax) beeinflussten. Das hatte mit den routing resourcen Row-interconnect und Colum-Interconnect zu tun, die Laufzeit über die eine resource ist für "grössere" FPGA's länger. Für heutige FPGA's mit ihren feingranulären Routing gehe ich eben davon aus, das die "Größe" innerhalb einer Typreihe keinen Einfluß auf die Datenrate der Transceiver hat. Aber auch dies kann man bei sorgfältiger Prüfung gegenchecken.
Antwort schreiben
Bitte melde dich an, um einen Beitrag zu schreiben.