Die bauen FPGAs. Laut der Übersicht hier https://www.efinixinc.com/products-trion.html auch etwas größere. Habe von denen heute das erste Mal gehört.
Kannte ich bis zu deinem Post auch nicht. Nutzen aber eine interessante Idee: "The basic building block of the Quantum technology is the eXchangeable Logic and Routing (XLR) cell. An XLR cell can function as either a LUT-based logic cell or a routing switch encoded with a scalable, flexible routing structure. This innovation improves the active area utilization by 4X compared to traditional FPGAs, resulting in up to 4X area efficiency and a 2X power advantage. The power, performance, and area advantage is scalable by logic density."
Gast
#6054930
Simple Frage: Was kostet die Entwicklungsumgebung ? Darüber hinaus könnte man spekulieren, was es für die Zukunft bedeudet das Samsung und Xilinx asl Investoren genannt werden: https://craft.co/efinix/metrics
Moin, Na, im Bullshitbingo spielen sie jedenfalls ganz vorne mit: "Our mission is to drive the future of edge AI computing with our Trion® FPGA silicon platform. At the heart of Trion FPGAs is our disruptive Quantum™ technology, which delivers a 4X Power-Performance-Area advantage over traditional FPGA technologies" C. A. Rotwang schrieb: > Darüber hinaus könnte man spekulieren, was es für die Zukunft bedeudet > das Samsung und Xilinx asl Investoren genannt werden: Da ist Samsung Venture Investment Corp. dabei. Da schaetz' ich mal, dass das so viel Samsung ist, wie der Flugplatz Frankfurt-Hahn in Frankfurt ist, oder Muenchen West in Muenchen. SCNR, WK
Dergute W. schrieb: > wie der Flugplatz Frankfurt-Hahn in Frankfurt 25min > ist, oder Muenchen West in Muenchen. 15min Bei normalem Verkehr bei Hahn einen Faktor 2, beim FJS Faktor 3 aufschlagen. :-) Christoph Z. schrieb: > "The basic building block of the Quantum technology is the eXchangeable > Logic and Routing (XLR) cell. Wie tauschen die denn die Logik aus? Kann ja nur ein umkonfigurieren oder ein alternatives Nutzen sein. Ich tippe auf Version 2 und auf eine latente Realisation in 3D, also übereinander, statt ineinander oder nebeneinander. Damit wird der Chip in jedem Fall erst einmal drastisch teuer und die Ausbeute sinkt.
Beitrag #6056991 wurde von einem Moderator gelöscht.
Beitrag #6059170 wurde von einem Moderator gelöscht.
Gast
#6582407
Wollte mal nachfragen, ob inzwischen schon mal jemand Erfahrungen machen konnte!? Das folgende FPGA sieht preislich echt interessant aus: https://www.digikey.de/product-detail/de/efinix-inc/T8Q144C3/2134-T8Q144C3-ND/11591370
Beitrag #6583517 wurde von einem Moderator gelöscht.
Gast
#6583734
Preis ist auf jedenfall interessant... ca. 25€ für die Größten. Da sind Intel und Xilinx etwa den Faktor 5-10 teurer...
Gast
#6587802
Selbst das von mir verlinkte FPGA ist günstiger als ein vergleichbares ice40HX FPGA von Lattice und hat sogar 5 PLLs anstatt 2!
Gast
#6588465
Na das muss man bei Lattice denke ich eher mit den ECP5 statt ICE40 vergleichen, die ICE40 sind auf ganz andere Anwendungen fokussiert (ultra low power): https://www.digikey.de/product-detail/de/lattice-semiconductor-corporation/LFE5U-12F-6BG256C/220-2202-ND/9553915 Ja ich weiss kein TQFP, aber das ist halt wirklich sehr selten bei aktuellen FPGAs. Der Preisunterschied ist praktisch vernachlässigbar, auch wenn man mit dem T13 statt T8 vergleicht. Man sollte auch bedenken, dass Efinix bei SMIC in Mainland China produzieren lässt - Lattice produziert die ECP5 bei USJC/UMC teils in Japan und Taiwan. Mit dem aktuellen China Handelskonflikt kann sowas relevant sein.
Gast
#6588780
Ja, der sieht preislich auch gut aus. Hast du mit den ECP5 FPGAs schon Erfahrungen sammeln können? Und sehe ich das richtig, dass man für dieses FPGA die kostenlose Version von Lattice Diamond verwenden kann? > https://www.latticesemi.com/Support/Licensing
FPGAaaah schrieb: > Und sehe ich das richtig, dass man für dieses FPGA die kostenlose > Version von Lattice Diamond verwenden kann? > >> https://www.latticesemi.com/Support/Licensing Man kann. Man kann aber auch yosys/nextpnr verwenden. Laeuft fuer nicht mords auf f_max zu optimierende Designs auch sehr schnell. Die ECP5 sind sonst ziemlich gut, einige Dinge sind clever geloest (auch im Layout), manche weniger. Habe einige Designs von Xilinx auf die Teile ohne nennenswerte Probleme migriert bekommen. Nur beim Simulieren muss man aufpassen, Lattice liefert fuer manche Primitiven keine VHDL-Modelle, muss man also Co-Simulieren, oder aufwendiger konvertieren. Zu Efinix kann ich nur so viel sagen: Die Toolchain ist recht kompakt und die Trockendocktests sehen nich schlecht aus. Auf jeden Fall vielversprechend, aber es bleibt abzuwarten, ob's kaputtgekauft wird.
Gast
#6588991
Ein anderer Punkt der vielleicht nicht ganz so klar ist: Bei den Trions sind wohl alle LUTS/CLBs als Routing ODER Logik nutzbar, aber nicht beides gleichzeitig. Das kann sicher Vorteile haben, aber man muss auch bedenken, dass ein großer Teil der Logik effektiv nicht nutzbar sein wird. Wieviel hängt stark vom jeweiligen Design ab, aber man sollte wohl lieber nicht damit rechnen, dass man in z.B. ein 50k LE FPGA von Efinix genau so viel reinbekommt wie bei einem 50k LE von Xilinx. Das 50k LE Xilinx/Lattice/Altera hat 50k LE + separates Routung, das 50k Efinix hat 50k LE, ohne separates Routing, die LEs werden fürs Routing genutzt. Man möge mich korrigieren wenn ich das falsch verstanden haben sollte.
Martin S. schrieb: > aber es bleibt abzuwarten, ob's kaputtgekauft wird. Der Artikel trifft es ganz gut: https://www.eejournal.com/article/efinix-yet-another-fpga-company/ Xilinx (und Intel/Altera) haben die billigen kleinen FPGAs aus den Augen verloren. Und Efinix ist für Xilinx jetzt die Speerspitze, mit der Lattice angestochen werden soll. Wie man an den Vergleichen hier sieht, passt die Stichrichtung dieses Speers ganz gut... ;-)
Es sind 2 Jahre nach dem Eingangspost vergangen, aber ich konnte weder hier noch im eevblog Forum Erfahrungsberichte finden. Hat irgendjemand mal efinix verwendet?
Gast
#6916867
Zero V. schrieb: > Hat irgendjemand mal efinix verwendet? Ich persönlich nicht und auch niemand, den ich kenne. Ich bin gerade einmal den links gefunden und finde als Distributor die Firma TRS und die Produktseite: https://www.trs-star.com/produkte/programmierbare-logik und damit diese Development-Kits: https://www.efinixinc.com/products-devkits.html von denen das "XYLONI" recht hübsch aussieht: https://www.efinixinc.com/products-devkits-xyloni.html --------------------------------------------------------------- Ebenfalls dort erwähnt ist die Firma SERMA Engineering, einen Namen, den ich gar sehr unhübsch in Erinnerung habe! Allerdings handelt es sich bei denen wohl um diese hier: https://www.serma-technologies.com/en/ auch vertreten unter der französischen Seite: https://www.serma-ingenierie.com/en/serma-ingenierie/history/ ... die ich bisher noch nicht kannte. Geschockt hat mich der Name deshalb weil ich mit einer gleichnamigen Firma aus Nürnberg zu tun hatte, die sich erst Axeneon nannte, dann wegen Namensgleichheit mit einem englischen Dienstleister umbennen musste und fortan Serma GmbH hiess. Ob die was mit denen zu tun hatten, ließ sich nicht recherschieren, aber vor diesem Dienstleister und seinen Protagonisten, vor allem Ertan A. kann man nur warnen! (wie ich vor allen Zeitarbeitsfirmen nur warnen kann!) Immerhin scheinen die aufgelöst: Laut HRB sind sie liquidiert: https://www.online-handelsregister.de/handelsregisterauszug/by/Nuernberg/HRB/18853/SERMA-GmbH Kann aber auch sein, dass sie nur als deutscher Ableger dieser Firma aktiv waren und man nun dort weiter wurschtelt, nachdem man Corona-Geld kassiert hat. Zuzutrauen wäre es ihnen und gerade die französische Seite sieht mir sehr nach Dienstleisterangebot aus. Wer könnte das klären?
Gast
#6916894
als Efinix Distributor gibts auch Digikey. Mittlerweile wird der T20 auch im LQFP-144 angeboten (T20Q144C3). Das macht den etwas bastlerfreundlicher. Ich hab ein T20-Evalboard, aber noch nichts gemacht damit. Hab zuviel andere Baustellen.
Gast
#6940389
Ich hab mir vor einiger zeit das Xyloni board(35€ Digikey) von Efinix zugelegt. Bin zimlicher Anfänger, bin bis jetzt aber relativ gut mit zurechtgekommen, hatte keine unlösbaren Probleme das board zu verwenden. Ein paar Hinweise zu der Software von denen: Die Software besitzt ein Synthese-tool aber KEINEN Simulator Die Software bekommt man nach Registrierung des Boards kostenlos (Konto erstellen!) Man bekommt nur für 1 Jahr Software-Updates(In meinem Fall) Fand die Sache manchmal etwas Unintuitiv(Pinbelegungen/Projektdateien) Programmierung über JTAG funktioniert mithilfe von FTDI 4232/2232(RIP Verfügbarkeit). Ansonsten SPI(Speicher)/SPI(MCU). Wenn man die Chips kriegt kann man sich den Programmer relativ einfach selber bauen(Großes Plus aus meiner Sicht). Die FPGAS gibts teilweise auch im QFP-144. Aus meiner sicht deshalb auch sehr Bastlerfreundlich. Alles in allem bin ich für den Preis zufrieden, man sollte aber seine erwartungen nicht zu hoch stecken, ist halt ein eher kleiner Player.
Danke für dein Beitrag. Motion97 schrieb: > KEINEN Simulator Welchen verwendest du denn?
Gast
#6965016
Modelsim, alternativen findest du mit Sicherheit hier im Forum
Ich weiß, der Thread ist bisschen älter, aber kann trotzdem mal kurz meine Erfahrung bisher dazu schreiben, falls es jemand interessiert:
Ich bin gerade dabei ein Design, wo die Vorentwicklung auf einem Xilinx 7-Series läuft auf einen Trion mal testweise zu bringen.
Block-Ram-Templates die ich ursprünglich von Xilinx hatte, werden korrekt erkannt und entsprechend gemappt.
Ansonsten ist die sture Anzahl an Lut's schon etwas größer - was ich aber erwartet hatte, weil die LUTs bei Efinix einfach kleiner sind und es auch (so wie ich verstanden habe) keine separaten LUT-Rams gibt. Bei mir konkret war das so ca Faktor x3 LUTs mehr auf dem Trion.
Ich hatte einige Berichte auf Reddit & co gelesen, dass die Efinix deutlich langsamer seien. Da ist schon ein bisschen was dran: Also mein Design, welches ich auf einem Xilinx 7 mit Speedgrade 1 hatte, wurde auf dem Trion mit dem höchsten Speedgrade minimal langsamer synthetisiert. Habe es aber mit paar kleinen Optimierungen trotzdem auf die nötigen 100 MHz Core-Clock Speed bekommen. Die Infos von dem Synthese-Report sind gut verständlich.
Ansonsten werden "inout" nicht unterstützt. Hier muss man im Top-Modul drei separate Signale interfacen (in, out und out-enable). War in meinem Fall aber kein Problem, weil das I²C Modul eh schon entsprechend vorbereitet war.
Interface-Designer wird oft gelobt -> ich selber war bisher nicht ganz so der Fan davon. Positiv finde ich, dass man Clock-Ausgänge direkt konfigurieren kann anstatt es per ODDR Element bei Xilinx zu machen. Bzw. wenn man ein anderes Device oder Package wählt, versucht der Interface-Designer automatisch die Pins umzumappen oder beizubehalten. Das macht grad am Anfang wenn man unschlüssig über das konkrete Device ist, sehr einfach mal durchzuprobieren.
Constraints werden sehr ähnlich bzw. identisch wie bei Xilinx formuliert.
Ansonsten ist die Dokumentation wirklich gut gemacht und steht alles übersichtlich zur Verfügung.
Ich werde mal dran bleiben - kann mir aber vorstellen, dass die Trions eine brauchbare Alternative zu den kleineren Spartan6/7 sein könnten.
Ansonsten werden "inout" nicht unterstützt. Hier muss man im Top-Modul drei separate Signale interfacen (in, out und out-enable).
Wie funktioniert das denn dann bitte? Irgendwelche bidirektionalen IOs muss es da ja geben. Und soweit ich mit entsinne, kann man die in VHDL auch direkt so benennen.
Müssen dann etwa alle Schaltungsbeschreibungen umgearbeitet werden?
Markus W. schrieb:
Ansonsten werden "inout" nicht unterstützt. Hier muss man im Top-Modul drei separate Signale interfacen (in, out und out-enable).
Wie funktioniert das denn dann bitte? Irgendwelche bidirektionalen IOs muss es da ja geben. Und soweit ich mit entsinne, kann man die in VHDL auch direkt so benennen.
Müssen dann etwa alle Schaltungsbeschreibungen umgearbeitet werden?
Du musst in der Interface-Designer-GUI definieren welche Pins bidirektional sein sollen.
Dein Top-Modul muss aber insgesamt drei Signale dann pro bidirektionalem Pin haben (input für den Readback vom Pin, output für das Output-Signal und einmal einen Output-Enable um den Ausgangstreiber an- bzw. auszuschalten).
Ich habe deren Toolchain nie ausprobiert und daher eine Frage:
Stimmt es, dass man Hardware Komponenten wie PLLs/IDELAYs/SERDES/... nur im Toplevel einbinden kann?
Ich baue die in meinen Designs gerne auch in tiefer verschachtelte Komponenten herein und das funktioniert sowohl bei AMD als auch bei Altera sehr gut.
Ich habe deren Toolchain nie ausprobiert und daher eine Frage:
Stimmt es, dass man Hardware Komponenten wie PLLs/IDELAYs/SERDES/... nur im Toplevel einbinden kann?
IDELAY habe ich nicht geschaut. Bei den PLL's ist es auf jeden Fall so, das man die nur TOP-Level interfacen kann.
Serdes habe ich eben mal nachgeschaut, dort ist es aber wohl auch so auf den ersten Blick.
Antwort schreiben
Bitte melde dich an, um einen Beitrag zu schreiben.