EPM240 zu klein, was jetzt?

Wenn ihr Erfahrungen habt mit CPLDs oder FPGAs die ein Update zum EPM240 darstellen würden,

Auslöten und EPM 570 (falls pinkompatibel) drauf (siehe Anhang).

Ne Frage wäre auch, mit welcher Toolchain etc du Erfahrung hast. Dieser PLD-Kümmerling klingt nach ABEL oder AHDL. Schau doch noch welche Typen durch deine Toolchain unterstützt werden, das dürfte die Auswahl pragmatisch zusammenschrumpfen lassen.

Datenblatt: https://datasheet.octopart.com/EPM240T100C4N-Altera-datasheet-7274037.pdf

Billig verschleuderte Altera-Boards gibts immer mal wieder, bspw.: Beitrag "ALTERA The Low Power Reference Platform (LPRP) = 19,99€!!"

Da drauf neben dem PLD EPM240T100 ein Cyclone Ⅲ FPGA EP3C25F324 .

Wenn ihr Erfahrungen habt mit CPLDs oder FPGAs die ein Update zum EPM240

Es gibt auch noch chinesiche FPGAs welche man preiswert bekommt. Ich hab vor einiger Zeit einen gekauft und wenn ich mich recht entsinne lag der so bei 25Euro und das war schon ein "relativ" fettes Teil mit externem Ram wo du problemlos eine CPU rein bekommst und danach sind immer noch 50% leer. Gab hier auch einen Thread zu.

Und ehrlich gesagt fand ich die Entwicklungsumgebung der Chinesen viel netter und krass schneller als das was ich von Xilinx kenne.

Kuck dir z.B mal sowas an:

https://de.aliexpress.com/item/1005003881881840.html https://de.aliexpress.com/item/1005004653308809.html

Aber Achtung, nicht sofort kaufen! Erst mal die Entwicklungsumgebung runterladen und schauen wie gut und verstaendlich die Doku ist. .-)

Vanye

Cool, danke für den tip

Ich muss es mit Intels Quartus vergleichen, das ist die einzige Umgebung, die ich bisher kenne, und die fand ich ganz ok.

Thomas M. schrieb:

Cool, danke für den tip

Ich muss es mit Intels Quartus vergleichen, das ist die einzige Umgebung, die ich bisher kenne, und die fand ich ganz ok.

Ich bin mir da jetzt nicht völlig sicher, aber Quartus (Nicht Quartus Prime) und Max II klingt nach Software die unter heutzutage üblichen Betriebssystem "nur mit Klimmzügen wenn überhaupt" einsetzbar ist.

Also wie Du unter Quartus für die PLD's Max2 entwickelst kann/wird sich erheblich von der Entwicklung für Cyclone 10 FPGA's unter Quartus Prime light 24.2 unterscheiden.

Persönlich arbeite ich vorzugsweise in (make)automatisierten Toolchains und diesbezüglich finde ich den Quartus-GUI Kram ziemlich nervig.

Bradward B. schrieb:

Persönlich arbeite ich vorzugsweise in (make)automatisierten Toolchains und diesbezüglich finde ich den Quartus-GUI Kram ziemlich nervig.

Ja, da sind wir wahrscheinlich unterschiedliche Zielgruppen. Ich sage nicht, dass die GUI atemberaubend ist, und wenn ich täglich damit arbeiten müsste, würde ich mich wahrscheinlich auch nach was anderem umschauen, aber für mich als Anfänger war es zumindest leicht, reinzukommen. Ich mache allerdings auch keinen komplizierten Kram, bisher nur ein paar counter und einige logik-operationen, meilenweit entfernt von CPU Entwicklung oder ähnlichem

Bradward B. schrieb:

Persönlich arbeite ich vorzugsweise in (make)automatisierten Toolchains und diesbezüglich finde ich den Quartus-GUI Kram ziemlich nervig.

1

quartus_sh.exe --flow compile MY_QPF_FILE.qpf

bzw wenn du noch QSYS/Plattform Designer verwendest vorher evtl noch:

1

qsys-generate.exe MY_QSYS_FILE.qsys --sythesis=VHDL

Falls du etwas mit den EPM7192 von Altera machen möchtest, kann ich dir ein paar Breakout-Boards zukommen lassen.

Persönlich arbeite ich vorzugsweise in (make)automatisierten Toolchains und diesbezüglich finde ich den Quartus-GUI Kram ziemlich nervig.

1

> quartus_sh.exe --flow compile MY_QPF_FILE.qpf

2

>

bzw wenn du noch QSYS/Plattform Designer verwendest vorher evtl noch:

1

> qsys-generate.exe MY_QSYS_FILE.qsys --sythesis=VHDL

2

>

Gerade von per GUI irgendwie zusammengekloppten Projektfile *.qpf will ich weg. Sieht simple aus, erklärt aber nichts.

Sourcen, command line options, benutzte tools, 3rd Dateien sollen explizit (nicht (nur) per GUI) gemacht und lesbar sein.

Anbei ein Beispiel für Xilinx Vivado; Tcl-Build-script für die toolchain und constraints für den Programmer im Extra file.

Das macht zwar mehr Arbeit aber schon die Möglichkeit erklärende Comments einzufügen erhöht die Nutzbarkeit.

IMHO ist es für Xilinx einfacher so einen erklärenden, individuellen designflow zusammenzustricken als für altera und seit altera intel geworden ist, ist der toolflow noch schwieriger "manuell" steuerbar. Aber das ist wohl eher Thema für einen anderen thread.

Helmut -. schrieb:

Falls du etwas mit den EPM7192 von Altera machen möchtest, kann ich dir ein paar Breakout-Boards zukommen lassen.

Sehr interessant! schaue ich mir auf jeden Fall an. Was ist das für ein Sockel (oder ist das einfach der normale 0,1"-Abstand?), ich muss mal sehen ob ich einen freundlichen Adapter für sowas auftreiben kann, denn für Dead-Bug sind mir das dann doch zu viele Pins, und im Moment mache ich noch alles auf Perfboard und mit einzelnen Kabeln.

Wie kommen wir zueinander um über Preis und Versand zu reden?

mein ester gedanke zu einem günstigen FPGA war auch der TangNano9k, sehr geiles teil! Die IDE nutze ich allerdings nicht, mache alles per Makefile und da kann ich sagen das die gowin tools sehr viel schneller laufen als die meisten anderen bekanten Toolchains.