Forum: FPGA, VHDL & Co.


Fragen zur Anwendung von CPLD & FPGA, VHDL, Verilog usw.

Announcement: there is an English version of this forum on EmbDev.net. Posts you create there will be displayed on Mikrocontroller.net and EmbDev.net.
In diesem Forum werden englischsprachige Beiträge von EmbDev.net eingeblendet (Info). Englischsprachige Beiträge ausblenden
Betreff Autor Antworten Letzter Beitrag
EmbDev.net ModelSim memory allocation failure FPGA guy 8
EmbDev.net VHDL: counter checking maestros 5
EmbDev.net I2C inout port signal VHDL simulation Vahr 4
Hardware durch Vererbung - was ist möglich? Gustl B. 30
Vivado Simulation Gustl B. 34
FPGA-Funktionssicherheit Hein 33
VHDL why is my process not sequential Kus A. 1
EmbDev.net variable Component name arsalan ghasemian 3
Wie benutze conv_integer, in ModelSim ? Patrick M. 6
Cyclone IV: VCCIO Pin 3.3V aber I/O-Standard BLVDS für Pin eingestellt - was passiert? Rolf E. 0
Quartus, Avalon: Gibt es ein Tool um online Register im AV-Bus auszulesen Schuster 1
Spartan 6 will einfach nicht Jens W. 32
VHDL unsigned(slv & slv) geht nicht? Gustl B. 19
Altera Nios II Programmierung ohne HAL Michael 2
EmbDev.net Debounce Code Correction for a Decimal Counter Project in 1Hz counting Speed Ali A. 4
Denkfehler bei carry-chains? Carry 4
Constrains im .xdc per generate erzeugen Gustl B. 6
EmbDev.net Vadj of FPGA Arshi A. 3
Unterschiedlicher Programmier-Datenstrom beim FPGA VHDL 25
1-Bit-Komparator als Komponente für n-Bit-Komparator Taha M. 22
Bezeichnung aus Topmodul nicht im Netlist Analyzer Mark W. 3
8 Bit uC in FPGA-Projekt Marq 21
Co-Simulation mit open source Tobias N. 11
Multiplexer 5x2 in VHDL Stefan M. 5
Vivado Version im BIT file checken und ändern - Checksumproblem? M. W. 13
HC-SR04 Sensor am Nanoboard 3000 betreiben und Entfernung messen Alex 6
Cyclone V SoC, Register (Variable) in FPGA mit HPS auslesen, wie? Schubert 7
EmbDev.net Output undefined Yuriy B. 5
State Machine erkennt Quartus nicht D. C. 10
Suche Hersteller von Mehrfach-FPGA-boards Robert 73
EmbDev.net LVDS input output behaviour Arshi 0
DDR Daten ausgeben mit Takt Gustl B. 9
Quartus: Node was determined to be a clock but was found without an associated clock assignment holm 21
FPGA Motorensteuerung Tom 11
Neue IDE und Programmiersprache zur FPGA Programmierung Leon B. 82
QSYS SDRAM Controller funktioniert in Simulation aber nicht mit echter Hardware Leon B. 28
Wie signed 16bit PCM im digitialen 1Bit-DAC verarbeiten? Robert S. 15
Dividiererschaltungssynthese Leon 10
VHDL: Kombinatorische Schaltung oder Multiplexer D. C. 14
EmbDev.net Evalueting problem condition in a verilog description Jonas E. 10
VHDL Grundlagen mininal CPU auf Spartan 6 chris 12
EmbDev.net use of AHDL & VHDL under same project pn 1
VHDL: Problem bei assert Anweisung Jonas B. 13
Spartan 6 XC6SLX16 vs. CycloneIV EP4CE15 Entwicklungsboard Daniel R. 12
Hold Time violation - was tun? Rolf E. 33
ADC liefert nur gerade Werte. Gustl B. 40
Vivados hw_server - opensource alternative? Mampf F. 5
Fliesskomma Multiplikation möglichst in einem Takt ;) Holger K. 19
Aktuelle Boards Suchender 90
So schön können Rechenfehler sein Jürgen S. 46
DDS Compiler - Phase nur bis 16 Bit? M. W. 19