Forum: FPGA, VHDL & Co.


Fragen zur Anwendung von CPLD & FPGA, VHDL, Verilog usw.


Betreff Autor Antworten Letzter Beitrag
Lattice IDDR/ODDR clocking Antti L. 0
Ampelschaltung Moritz R. 22
Noise Shaper in VHDL Jens W. 57
RapidSilicon Gemini - Verzögerung! Antti L. 6
Ist die Intel/Altera MaxV ( CPLD) Software Intel Quartus Prime Lite Editi. Kostenlos? Roger P. 6
fehlende Symbole Actel Libero/Viewdraw Rick D. 2
1 kleines VHDL Rätsel Gustl B. 19
So schön können Rechenfehler sein J. S. 65
interne differentielle Signale A. F. 1
externes Quarz synchronisieren / als Filter nutzen A. F. 9
AMD Versal gen 2 Antti L. 0
Pyratone II - Release J. S. 26
Neue Audio-DSP Sprache im Anmarsch Rolf S. 2
Altera heisst wieder Altera Markus F. 30
Tool zur Zaehleroptimierung Martin S. 14
Harmonized FPGA Module: HFM Module standard Antti L. 2
4x /Sec Frequenzmessung, bug im code? Max 37
wird CLK über Verteilermatrix geführt ? Anton K. 7
Neue "CPLD-Serie" - PIC1613145 ;-) Klar P. 1
Python als Test-Umgebung für Simulationen Martin K. 12
DSP48 vs Multiplikation Der H. 15
EmbDev.net Vhdl project: mini-router Lucy 8
Lattice Diamond SW - Programmer Funktionieren die China Programmer bei Lattice XO2 Roger P. 6
AMD MicroBlaze V RISC processor A. F. 16
Micro FPGA von TI :-) Vanye R. 12
ISE Webpack install unter Linux R. F. 2
Online Logiktest auf FPGAs: Wie wird die korrekte Funktion eines FPGAs im Feld sichergestellt? M. N. 16
1920x1200@60fps HDMI mit FPGA pins! Antti L. 5
VHDL bidirektionalen Switch modellieren M. Н. 54
Anregungen für eine FPGA Entwicklungsumgebung Leon B. 32
Problem bei Vivado-SIM - generic A. F. 5
Verhalten von IOs bei Simulationen Bernd G. 12
Spartan Ultrascale+ Antti L. 10
Sekundenzähler auf zwei 7-Segment-Anzeigen Simon 15
Optimierung und Forumlierung paralleler Statemachines Bernd G. 26
Problem Programmierung ByteBlaster II vs. USB Blaster Mark W. 10
krumme Frequenzen aus 50Mhz erzeugen Wolfram F. 122
EmbDev.net Instantiate module in verilog Thiều Quang A. 1
VHDL-Code zu Schematic Felix 22
GAL20V8 durch GAL22V10 ersetzen Ingo 7
Controller-IF zu DDR4 mit AXI langsam Bernd G. 11
Lustiges zum Wochenende : Graue VHDL-Zähler J. S. 17
Alternative für simple CPLDs von Xilinx? Ulrich P. 29
Vergleich FPGA-DDR-Controller und PC-DDR-Controller Dagobert 37
AXI-Stream Interface HLS/ VHDL Beruk 2
Einfacher Feldbus für kleine FPGA Michi 16
Einstieg in die HDL / Verilog programmierung mit I2s Sven W. 21
EmbDev.net help with uart PEter 12
STM32 in FPGA Bernd G. 87
EmbDev.net How to do this please Berger 5
Lattice FPGA: Problem nach erneutem Flashen der gleichen Binärdatei gelöst Enrique P. 5