Kostenlose Hands-On Workshops von Arrow zu Edge AI mit FPGAs

Ich glaube die Kollegen waren Anfang des Jahres auf der Embedded World zu sehen.

Das gezeigte ist zwar (für mich) noch keine KI, aber als Mustererkennung durch Maschinelles Lernen geht das gut durch. Ist schon erstaunlich, was auf ein so kleines Board an konfigurierbarer Rechenleistung draufpasst.

Mustererkennung auf kleinen FPGAs gibt es in dieser Form schon etliches, vor allem mit adaptiven Mustern, die umgeladen werden, respektive mit partial reconfig, wenn das stabil und schnell sein soll.

Eine echte AI setzt voraus, daß dort ein Lernalgo implementiert ist, also eine Stratgie, eine Implementierung, eine Plausibilisierung und eine Verifizierung. Das ist bei aller Liebe zu HDL ein Kraftakt, dort mehr als Musteroptimierung im FPGA zu machen. Das läuft sehr rasch auf PS im SOC oder eben gleich einen ARM im Zynq hinaus. Vor allem die nächste Stufe, die Strategie zu optimieren und das Trainieren zu verbessern, erfordern große Datenmengen die man im FPGA nicht unterbringen kann und sobald man aus dem FPGA in einen DDR-Speicher muss, hat man eigentlich bandbreitentechnisch den Hauptvorteil vergeben.

Schon das initiale Eintrainieren erfordert Bandbreite und Datenmenge. Da sind selbst PCs sehr schnell erschöpft. BTDT