Xilinx/AMD: Umstellung Lizenzmodell Entwicklungssoftware

Bradward B. OP (Firma: Starfleet) #8051748
Lesenswert?
• ▲
▼

Servus,

Xilinx/AMD stellt ab der version erstes Halbjahr 2026 (Auslieferung Mai 2026), die Preise/Features für seine FPGA-Entwicklungssoftware um. Es gibt jetzt mehrere Bezahlkategorien und einige unwesentliche Verschiebungen in den Features. Insgesamt ändert sich für die kostenlose Version, die ja im akademischen Bereich wichtig ist, wenig. Die "kleinen Devices" (die IMHO für den Hobbyisten schon zu groß sind), werden weiterhin in der kostenlosen Version unterstützt, für den KI Kram (Versal) muss tiefer in die Tasche greifen.

Interessant wären die Einschränkungen bezüglich Simulation/Debug, ich geh mal davon aus, das sich für Vitis nichts ändert.

Anhang aus https://www.amd.com/en/products/software/adaptive-socs-and-fpgas/vivado/vivado-licensing-options.html#tabs-cbefba2790-item-68c20366cb-tab

Angehängte Dateien:
: Bearbeitet durch User
Antwort Zitieren Bearbeiten Thread verschieben Thread sperren Anmeldepflicht aktivieren Anpinnen Thread löschen Thread mit anderem zusammenführen Beitrag melden
Bradward B. OP (Firma: Starfleet) #8055515
Lesenswert?
• ▲
▼

Update in der Tool/Lizenz-Matrix: Ob Windows oder Linux ist jetzt wieder scheissegal, der Rest insbesonders die Beschneidungen in Simu und Debug in der unentgeltlichen Lizenz sind geblieben.

Anhang aus https://www.amd.com/en/products/software/adaptive-socs-and-fpgas/vivado/vivado-licensing-options.html#tabs-cbefba2790-item-68c20366cb-tab

Angehängte Dateien:
Antwort Zitieren Bearbeiten Löschen Beitrag melden
Bradward B. OP (Firma: Starfleet) #8063323
Lesenswert?
• ▲
▼

Das IBERT und EYE scan nicht mehr kostenlos sind

Danke für den Hinweis.

IBERT ist der Integrierte Bit Error Rate esTimator, eine Kombination aus Software zur Parametereinstellung und IP-Core zur Optimierung der Datenübertragung an den schnellen Seriellen Interfacen (MGBT,GTX,GTH,GTY) die dann Teil von Schnittstellen wie SATA, Ethernet, PCIe, HDMI, ... sind. Nimmt man gerne für PCB-Prototypen um zu schauen, wieviel Reserve man mit diesem layout hat.

"EYE als einzelnen Core kenn ich jetzt garnicht, vielleicht ist hier ein Tool zur Generierung einen "Augendiagrammes" gemeint, was letzlich auch zeigt, wie Reserber man (beim timing) auf der Schnittstelle hat. Wird IMHO gern zur Qualitätsbestimmung auf DDR Speicherinterfacen u.ä. genmacht.

Antwort Zitieren Bearbeiten Löschen Beitrag melden
J. S. Persönliche Seite #8067638
Lesenswert?
• ▲
▼

Rick D. schrieb:

sondern eine 'künstlerische' Darstellung der Bit-Error-Rate über den einzelnen Abtastzeitpunkten

wie soll es auch ander gehen? Ein echtes Augendiagramm ist ja eine Darstellung aus einer Analogmessung. Die würde man auch bevorzugt heranziehen, um die Qualität zu checken - sofern man die Ausstattung hat. Da bekommt man auch noch am Ehesten Hinweise auf mögliche Maßnahmen beim redesign.

Den IBERT verwende ich recht selten. Das ist sowas für einen Dauertest, wenn die Leitung und das Timing der Transceiver passen, aber außen Störungen erwartet werden und man das ausschließen / nachweisen will.

Antwort Zitieren Bearbeiten Löschen Beitrag melden
Thread beobachten

Antwort schreiben

Formatierung
  • [c]C-Code[/c]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] – Link zu einem Artikel
  • Verweis auf einen anderen Beitrag: Rechtsklick auf dessen Beitrags-ID (#8078628), „Adresse kopieren“, in den Text einfügen

Mehr zur Formatierung

Längeren Sourcecode als Anhang, nicht in den Text. JPG nur für Fotos und Scans; Zeichnungen und Screenshots als PNG oder GIF. Siehe Bildformate.

Dein Name und deine E-Mail-Adresse

Schon registriert? Anmelden

Wird nicht angezeigt. Wir schicken dir einen Link; sobald du damit bestätigst, erscheint dein Beitrag.

Mit dem Abschicken legst du einen kostenlosen Account an und erkennst die Nutzungsbedingungen und die Datenschutzerklärung an.