Xilinx/AMD: Umstellung Lizenzmodell Entwicklungssoftware

[Bradward B. (Firma: Starfleet) (ltjg_boimler)]

Servus,

Xilinx/AMD stellt ab der version erstes Halbjahr 2026 (Auslieferung Mai 
2026), die Preise/Features für seine FPGA-Entwicklungssoftware um. Es 
gibt jetzt mehrere Bezahlkategorien und einige unwesentliche 
Verschiebungen in den Features. Insgesamt ändert sich für die kostenlose 
Version, die ja im akademischen Bereich wichtig ist, wenig.
Die "kleinen Devices" (die IMHO für den Hobbyisten schon zu groß sind), 
werden weiterhin in der kostenlosen Version unterstützt, für den KI Kram 
(Versal) muss tiefer in die Tasche greifen.

Interessant wären die Einschränkungen bezüglich Simulation/Debug, ich 
geh mal davon aus, das sich für Vitis nichts ändert.

Anhang aus 
https://www.amd.com/en/products/software/adaptive-socs-and-fpgas/vivado/vivado-licensing-options.html#tabs-cbefba2790-item-68c20366cb-tab

[Andreas S. (Firma: Schweigstill IT) (schweigstill)]

Ein ganz wesentlicher Punkt, nämlich die entfallende Linux-Unterstützung 
in der Free-Lizenz, wird ja hier diskutiert:

Beitrag "Vivado 2026.1 Free Edition - Keine Linux Unterstützung mehr"

[Bradward B. (Firma: Starfleet) (ltjg_boimler)]

Update in der Tool/Lizenz-Matrix:
Ob Windows oder Linux ist jetzt wieder scheissegal, der Rest 
insbesonders die Beschneidungen in Simu und Debug in der unentgeltlichen 
Lizenz sind geblieben.

Anhang aus 
https://www.amd.com/en/products/software/adaptive-socs-and-fpgas/vivado/vivado-licensing-options.html#tabs-cbefba2790-item-68c20366cb-tab

[Antti L. (trioflex)]

Das IBERT und EYE scan nicht mehr kostenlos sind ist schon mal 
problematisch. Da muss man 2025.2 beibehalten den kostenlosen.

[Bradward B. (Firma: Starfleet) (ltjg_boimler)]

> Das IBERT und EYE scan nicht mehr kostenlos sind

Danke für den Hinweis.

IBERT ist der Integrierte Bit Error Rate esTimator, eine Kombination aus 
Software zur Parametereinstellung und IP-Core zur Optimierung der 
Datenübertragung an den schnellen Seriellen Interfacen 
(MGBT,GTX,GTH,GTY) die dann Teil von Schnittstellen wie SATA, Ethernet, 
PCIe, HDMI, ... sind. Nimmt man gerne für PCB-Prototypen um zu schauen, 
wieviel Reserve man mit diesem layout hat.

"EYE als einzelnen Core kenn ich jetzt garnicht, vielleicht ist hier ein 
Tool zur Generierung einen "Augendiagrammes" gemeint, was letzlich auch 
zeigt, wie Reserber man (beim timing) auf der Schnittstelle hat. Wird 
IMHO gern zur Qualitätsbestimmung auf DDR Speicherinterfacen u.ä. 
genmacht.

* https://docs.amd.com/v/u/en-US/pg246-in-system-ibert

[Rick D. (rickdangerus)]

Wobei m.E. das Augendiagramm kein 'echtes' Diagramm ist, sondern eine 
'künstlerische' Darstellung der Bit-Error-Rate über den einzelnen 
Abtastzeitpunkten (delay-taps).

[J. S. (engineer)]

Rick D. schrieb:
> sondern eine
> 'künstlerische' Darstellung der Bit-Error-Rate über den einzelnen
> Abtastzeitpunkten

wie soll es auch ander gehen? Ein echtes Augendiagramm ist ja eine 
Darstellung aus einer Analogmessung. Die würde man auch bevorzugt 
heranziehen, um die Qualität zu checken - sofern man die Ausstattung 
hat. Da bekommt man auch noch am Ehesten Hinweise auf mögliche Maßnahmen 
beim redesign.

Den IBERT verwende ich recht selten. Das ist sowas für einen Dauertest, 
wenn die Leitung und das Timing der Transceiver passen, aber außen 
Störungen erwartet werden und man das ausschließen / nachweisen will.