AGM Microelectronics FPGAs

Die hören sich in der Tat interessant an.

Ich denke Du kannst bei Baidu auch etwas hochladen um Punkte zu bekommen, es dauert einen Tag bis es verifiziert wurde und dann kannst Du etwas herunterladen. Es kommt natürlich auch auf die Größe der Datei an. Ich hab mir so auch mal was kleines heruntergeladen. Der Baidudownloader funktioniert nicht mehr. Alternativ schreib denen doch einfach ne Mail und frag sie ob sie die Software auch noch anderswo bereitstellen können.

Das Problem ist, daß man nur noch Accounts mit Chinesischen Telefonnummern erstellen kann. AGM hab ich auch schon angeschrieben, aber keine Antwort erhalten.

Gruß, SIGINT

https://gitverse.ru/AGM-micro/SUPRA

hab es jetzt nicht selber installiert, aber gib mal Feedback ob dass was brauchbares ist.

https://libera.irclog.whitequark.org/yosys/2024-12-02 18:47 <swiftgeek> noticed yosys in agm supra toolkit

Und da arbeitet jemand daran: https://github.com/pablomarx/rodinia?tab=readme-ov-file

Schade, das ist ne alte Version und unterstützt den AGRV2K nicht :-( Ein Online-Virenscan war negativ... hab das aber noch nicht getestet.

https://gist.github.com/imneonizer/1e55dfd86274a3bb1de48435b52c5b12

poste mal dort

Sooo ... konnte endlich die Software runterladen. Die VM dafür kann ich aber erstmal entsorgen. X-) Mal schauen, wie es weiter geht...

Kleiner Fortschritt: Hab die Software runtergeladen und getestet. Ist unauffällig im Virenscann. Die nutzten für den AGRV2K wohl yosys als Synthesetool... nice. Man kann auch Quartus nutzen, aber ich brauche nur Verilog. Die Synthese läuft auch ohne Probleme, leider hängt sich aber ein TCL Script beim PNR oder Assemblieren auf. o.O Hatte gestern nicht viel Zeit zum experimentieren. Werd Heute aber mal die 32bit Version mit Wine testen und die Linux Version. Wenn das nicht will, dann probier ich es noch mal mit Quartus.

Gruß, SIGINT

Kannst Du das wo hochladen?

So, die Linux-Version hat mein Test-Modul erfolgreich übersetzte. Jetzt fehlt nur der Chip und ein J-Link, dann sollte alles funktionieren. :-D Interesannterweise nutzt der AGRV2K cJTAG. Da sind nur TMS und TCK notwendig. Mein USB-Blaster kann das wohl nicht.

Das mit dem Chip wird bei mir wohl noch etwas dauern bin hier noch an ein paar andere Projekte angebunden. Wäre aber mal was gutes um yosys & co hier auch mal zu verwenden.

Bezüglich JTAG eventuell nen RPI versuchen?

Die Software unterstützt nur J-Link und CMSIS-DAP. Da gibts aber genug Versionen zu kaufen. FPGAs sind schon echt klasse. Ich spiele gerade mit den GOWIN FPGAs rum. Das Tang Nano 20k ist zwar nicht super günstig, aber für tolle Projekte einsetzbar. Der AGRV2K hat für mich folgende Vorteile: Nur eine Versorgungsspannung, noch ausreichend LUTs, einfach lötbares Gehäuse.

cJTAG ist generell noch sehr dünn gesät abseits von propietären Programmieradaptern. :(

Super! LCSC hat mir AG32LV303 geschickt, statt AGRV2K. Der enthält zwar den CPLD, aber noch zusätzlich eine RISC-V CPU. Das blöde ist, daß ich keine Ahnung habe, ob SUPRA als Softwareumgebung nutzen kann, oder das neuere Tool brauche. Hab jetzt mal LCSC und AGM angeschrieben....

Sigint 112 schrieb:

Super! LCSC hat mir AG32LV303 geschickt, statt AGRV2K. Der enthält zwar den CPLD, aber noch zusätzlich eine RISC-V CPU.

Laut "6.2 Ordering Information" im Datenblatt des AGRV2K sind die Chips immer so bedruckt. Anscheinend sind die CPLDs einfach die gleichen Chips wie die SOCs, vielleicht mit Fehlern in der CPU oder dem RAM oder der Peripherie. So kann die Chip Ausbeute pro Waver verbessert werden. Interessant ist, dass die SOCs, also die Chips mit RISC-V und allem, bei LCSC sogar ein bisschen günstiger sind, als die CPLDs.

Andi

ERFOLG! Das mit der Beschriftung stimmt. LCSC hat mich auf die Stelle im Datenblatt hingewiesen. D'OH! Mit meinem J-Link kann ich den FPGA jetzt auch flashen. Der CMSIS-DAP funktioniert bei mir nicht. Hab erstmal nur einen 3bit-Counter realisiert... und er funktioniert. Folgende Seite ist nützlich für den Einstieg:

https://www-tcx--micro-com.translate.goog/doc_28844916.html?_x_tr_sch=http&_x_tr_sl=auto&_x_tr_tl=de&_x_tr_hl=de&_x_tr_pto=wapp

Gruß, SIGINT

Ok... zu früh gefreut. Wollte jetzt ein umfangreicheres Projekt übersetzten, aber ich bekomme immer Fehlermeldungen. Entweder Syntax Error oder Register packing Fehler... :-(

Es wäre vielleicht hilfreich, wenn auch andere mit der Software spielen könnten. Also, wo gibt es sie für Nicht-Chinesen?

https://www.dropbox.com/scl/fo/6tfnx98wdgns19ohpv587/AN62TA2di55hU1hrm17WYQc?rlkey=j5tl01xv13jyguxy0748aackt&st=1u9qmhwm&dl=0

Gibt leider keinen offiziellen Link, den man als Europäer einfach nutzen kann. Baidu sperrt sich ganz gut gegen Ausländer. Über 5 Ecken geht es aber....

So wie es aussieht haben deren Mikrocontroller der AG32VF-Serie auch dieses 2K-LUT CPLD/FPGA mit drin. Die Mikrocontroller sehen vom Datenblatt her ganz nett und solide aus, aber nix einzigartiges mehr. Aber wenn da in einem modernen Mikrocontroller so ein kleines FPGA mit drin ist und es das dann auch noch zu guten Preisen gibt, dann ist das schon interessant und bei anderen Herstellern nicht so leicht zu finden. Denn dann kann man die gut für exotische Protokolle oder für Stellen bei denen eine Taktgenaue oder sehr zeitnahe Antwort auf externe Anfragen benötigt wird verwenden.

Nachteil leider wie üblich: die Dokumentation. Zwar sind die reinen FPGAs an sich dokumentiert, wie allerdings der Zugriff auf den FPGA-Teil vom Mikrocontroller aus und umgekehrt stattfinden soll wird mit keinem Sterbenswörtchen erwähnt. Auch die 128K SRAM oder AHB/APB und IRQs vom FPGA aus anzubinden wäre nett.

https://ia601605.us.archive.org/7/items/agm-micro/FPGA/

https://ia601605.us.archive.org/7/items/agm-micro/

So, ich kann wohl endlich Erfolg berichten! Ich hab jetzt eine funktionierende Kombination gefunden:

Quartus 13.1 mit Supra-2023.02.b0-7773ca8a-win64-all

Vorgehen: Ein Quartus Projekt erstellen mit EP4CE75F29C8 als Device. Das af_quartus.tcl Script habe ich von der Kommandozeile aus gestartet, nicht in Quartus. Dann funktioniert es. :-D Für den internen Oszillator muss man noch "set_config -loc 18 0 0 CFG_RCOSC_EN 1'b1" in die asf datei eintragen.

Gruß, SIGINT

Sigint 112 schrieb:

https://ia601605.us.archive.org/7/items/agm-micro/FPGA/

https://ia601605.us.archive.org/7/items/agm-micro/

Besser so verlinken:

https://archive.org/download/agm-micro/FPGA

https://archive.org/download/agm-micro

(die iaXXXX-Links sind nicht stabil, wenn die Files auf einen anderen Server verlegt werden brechen die, die /download/-Version schickt einen beim Aufruf immer zur aktuellen Location)

Was für ein Mist, ich habe mit der PLL das gleiche Problem wie mit dem DAC. Ich bekomme die einfach nicht instanziert. Verdammt!

Mit einem externen Oszillator funktioniert jetzt auch VGA. Die 4KB reichen aber nur für SW-Bilder. Habs mal mit 6bit Farbe probiert... die Palette hab ich leider nicht korrekt konvertiert, deshalb sind die Farben falsch. Ziel ist ein 160x120 SW-Display, das mit I2C angesprochen wird.

Kann es sein, daß die Web Edition keine black box unterstüzt? Man kann ja keine design partitions anlegen. Das geht wohl nur mit der Vollversion. :-(

Mich interessiert das Thema auch, zuerst muss man die Teile aber verstehen um sie später auch entsprechend einsetzen können. Je mehr Informationen es vorab gibt desto besser ist es.

Ich bin mir jetzt ziemlich sicher, daß die WebEdition von Quartus nicht ausreicht. Die unterstützt nämlich keine design partitions. Deshalb funktioniert black boxing auch nicht und bei der Synthese werden alle black boxes, in denen später die IPs von AGM platziert werden, weg optimiert. Lange rede, kurzer Sinn: Den reinen FPGA-Teil kann man aber verwenden. Zum Glück auch die BRAM. PLL, DAC, ADC, RISC-V, etc. kann man nur mit einer Quartus-Lizenz verwenden. :-(

P.S.: Ich schau mir gerade noch die Anlogic FPGAs an. Der EF2M45 ist sehr interesannt und mit 6€ auch sehr günstig.

Heinz-Maria schrieb:

Weshalb tut man sich das an?

Weil ich auf der suche nach einem günstigen FPGA bin, der noch gut von Hand lötbar ist und nur eine Spannungsversorgung benötigt. Mir ist klar, daß TQFP144 auch lötbar ist, aber das Layout ist nicht mehr so einfach.

Weiß jemand zufällig ob man den Konfigurations-Bitstream bei den AGM-FPGAs nur dauerhaft flashen kann oder ob man den auch per cJTAG nur einmalig direkt in die Register bis zum nächsten Reset laden kann?

Im Datenblatt wird nur das dauerhafte Flashen erwähnt, das Datenblatt ist an dieser Stelle aber auch etwas dünn.

Das ist ne gute Frage. Es gibt noch ein zweites Download Tool im bin Verzeichnis, vielleicht kann das mehr. Hab jetzt mal was mit I2C rumgespielt. https://youtu.be/N-4cPN4pQ1o Hab das im Netzt gefunden.

So, die native Toolchain mit YOSYS scheint endlich zu funktionieren. Die Version ist AgRV_pio-1.7.3 Die Software gibt es im Telegram-Channel:

http://t.me/agmfpgadoc

Sigint 112 schrieb:

So, die native Toolchain mit YOSYS scheint endlich zu funktionieren.

Fragt sich wie weit und wieviel da wie gut funktinoiert. Da bräuchte es mal einen Testbericht von jemandem der sich da reingewurschtelt hat.

Nein, ich habe dafür keine Zeit ;-)

Tja, es synthetisiert auf jeden Fall was. Hab dann leider festgestellt, daß yosys bei Supra keine Initialwerte für Register unterstützt. Ich muss also die meisten Module von mir neu designen. Also bleibe ich doch erstmal beim Quartus-Workflow.

Moin zusammen, habe jetzt mal die Zeit gefunden etwas zu experimentieren. Ich habe das Framework jetzt am laufen. Yosys und VScode funktionieren, wie ich es will. Im Prinzip ist es relativ einfach: Wenn man das "analog" beispiel öffnet, dann wird dort ein eigenes board definiert. In der board.ve Datei gibt man die Pins an, die man verwenden möchte. Wenn man "prepare logic" macht, dann wird in logic die datei my_board.v erzeugt. Das ist das TOP für euere Logik. Darin wird auch euere selbstgeschriebene Logik instanziert und der RISC-V. Das blöde ist: Wenn ihr in euerer Logik die Ausgänge von der board.ve verwendet, dann erkennt das tool das und schließt alles richtig an. Wollt ihr in euerer Logik z.b. die Ausgänge vom RISC-V verwenden, dann wird das nicht erkannt. Ihr müsst in my_board.v die wire von hand verbinden. Dann solltet ihr aber nicht mehr "prepare logic" verwenden, da sonst die datei überschrieben wird.

Lange Rede, kurzer Sinn: Der AG32 ist jetzt ohne größere Probleme nutzbar.

Eine wichtige Info: Anscheinend kann yosys keine Register mit Werten vorbelegen. (bei den AG32) Also müsst ihr ein Reset Signal verwenden, um Register auf bestimmte Werte zu resetten. In Quartus funktioniert das.

Gruß, SIGINT