CPLD M4A3-32/32

[C. W. (chefkoch)]

Hallo *,

ich bin gerade mit der Reparatur eines  Gerätes beschäftigt in dem sich 
auf der Grafigkarte ein CPLD vom Typ M4A3-32/32 befindet. In der 
Beschreibung der Baugruppe sind folgende Gleichungen zum CPLD angegeben:

FCE0_N = A9 & !CE0_N
(Upper flash chip select, 400000 -> 7FFFFF)

FCE1_N = !A9 & !CE0_N
(Lower flash chip select, 0 -> 3FFFFF)

CSA_N = CE0_N & CE1_N & CE2_N
(Data buffer enable for flash, dual-port RAM, & SRAM)

DTACK := DISPLAYSEL
(One clock delayed of DISPLAYSEL)

DISPLAYSEL.D := DOPTMEM * LABUSS22 * !LABUSS21 * LABUSS20
(Synchronize data buss to local clock, DXXXXX)

DISPLAYSEL.AR = BRW*BLDS*BUDS
(Latch clear)

DISPLAYSEL.C = BSYSCLK
(Latch clock @ 10MHz)

DPRAMRDWR_N = !(DISPLAYSEL * !DTACK * BRW)
(RAM read/write)

DPRAMSEL_N = !(DISPLAYSEL * LABUSS19 * LABUSS18 * !LABUSS17 * !LSBUSS16 * !BLDS)
(DUAL PORT RAM select, XCXXXX)

VPA = IRQ6 * !BIACK6
(ACK for 68K processor)

IRQ6 = !INT
(Interrupt 68K processor)

DPRW_N = !BRW_N
(Need to invert R/W for DPRAM data buss)

OENR=CS2_N*OEN
(Not used)

Die Zuordnung der Signale zu den Pins ist natürlich im Schaltplan 
ersichtlich. Nun zur Frage: Sind diese Infos wirklich ausreichend um im 
Bedarfsfall ein neues CPLD zu erstellen?

Aktuell sieht es für mich so aus das das Signal "DOPTMEM" am Eingansgpin 
"CE2_N" erscheint was sehr unlogisch ist. Kann ein CPLD verblöden?

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

C. W. schrieb:
> Aktuell sieht es für mich so aus das das Signal "DOPTMEM" am Eingansgpin
> "CE2_N" erscheint
Also kommt an 2 Eingängen das selbe Signal an?

> Nun zur Frage: Sind diese Infos wirklich ausreichend um im Bedarfsfall
> ein neues CPLD zu erstellen?
Mir ist klar, was das Ding macht. Es ist 1 Latch mit asynchronem Reset 
drin (DISPLAYSEL), dazu ein Flipflop (DTACK). Der Rest ist einfache 
Kombinatorik.

[Jo U. (avrusb)]

Listing sieht für mich wie ABEL aus, fehlen an sich nur noch die 
Pin-Zuordnungen für die Namen.

[Bradward B. (Firma: Starfleet) (ltjg_boimler)]

> Listing sieht für mich wie ABEL aus,
Ja,
* https://de.wikipedia.org/wiki/Advanced_Boolean_Equation_Language
* http://www.ue.eti.pg.gda.pl/cup/abel_ref.pdf

[Christoph db1uq K. (christoph_kessler)]

https://www.mouser.de/datasheet/2/225/lattice_ispm4a-1174572.pdf
Datenblatt von 2006, laut Mouser "obsolet"

[Bradward B. (Firma: Starfleet) (ltjg_boimler)]

> https://www.mouser.de/datasheet/2/225/lattice_ispm4a-1174572.pdf
> Datenblatt von 2006, laut Mouser "obsolet"

Allein der Kommentar bzgl. "68k processor" weist schon auf ein "älteres" 
System hin, ich tippe mal auf eine Architektur ähnlich 16/32 bit (Home-) 
Computer,  2. Hälfte Achtziger.

Die PLD der MACH - Familie haben wohl eine kleine Odyssee hinter sich: 
erfunden bei AMD um 1990, 1996 abgespalten zu Vantis, jetzt Lattice.

MACH -  Macro Array CMOS High-density (also nichts mit den genialen 
Ernst oder Ludwig Mach gemeinsam, die hier ums Eck ihr Häuschen hätten).