Hat hier schon mal jemand mit den Gatemates von CologneChip gespielt? Taugt Yosys etwas, bevorzugt im Zusammenspiel mit Modelsim/Questasim auf der snthetisierten Seite und VHDL als Quelle? Den thread, den Antti vor einem guten Jahr aufgemacht hat, den habe ich gesehen. Ich habe jetzt kein konkretes Projekt dafür, eher "Eigenforschung zur Sicherung des technisch-wissenschatlichen Niveaus", wie das früher bei Fraunhofers immer so schön hieß. Ich würde evtl. versuchen, meine triple module redundant library als Ersatz für standard_logic und standard_logic_vector in zeitgenössischer Sprache zu re-implementieren. Oder meinen DDS auf OpenCores... Mit Xilinx Virtex5 bin ich schon mal auf die Nase gefallen, als ich für die space/mil-Version wegen ITAR nicht mal die Löt- vorschriften bekomen habe, geschweige denn Chips. Und das für Zeugs, das auf die ISS sollte. Das war vor Trump; nicht auszu- denken, was passiert wenn der wieder mal hohldreht. Dann bauen wir eben Tamagotchis für die Kinder von Fukushima. 1/2 :-) Da kommt Design und Backen der Chips in Köln & Dresden gerade recht. Gruß, Gerhard
Gerhard H. schrieb: > Hat hier schon mal jemand mit den Gatemates von CologneChip gespielt? Ja, ausgiebig, aber nur im Trockendock ohne Hardware. Was ich soweit sagen kann: Bei den Primitiven habe ich zum jetzigen Stand keine Merkwuerdigkeiten festgestellt, aber TDP-Inferenz war lange ein Krampf, wie woanders schon gepostet. Lag an diversen Verschlimmbesserungen (so sagt der Schweizer) im Memory-Subsystem von yosys. Ob die LUT-Umsetzung inzwischen sparsam und timing-effizient geschieht, entzieht sich meiner Kenntnis, ich habe damals von einem produktiven Einsatz wieder Abstand genommen. > Taugt Yosys etwas, bevorzugt im Zusammenspiel mit Modelsim/Questasim > auf der snthetisierten Seite und VHDL als Quelle? Ich habe nur die GHDL-Seite (ghdl-yosys-plugin) unter die Lupe genommen. Portierbarkeit von Code ist eher mau, kann viel Arbeit in Anspruch nehmen. Ich arbeite inzwischen nur noch mit Verilog oder Direkt-Synthese aus Python HLS. Kommt ein bisschen draufan, was man machen will. Im Sinne von Weiterbildung macht es aber schon Sinn und auch Laune, sich mit einer neuen Architektur zu beschaeftigen. Gibt bei den CPE-Primitiven schon ein paar Extras, die klassische LUT4/LUT6-Gewebe nicht aufweisen.
Gerhard H. schrieb: > Hat hier schon mal jemand mit den Gatemates von CologneChip gespielt? Nein, aber ich habe mir das in Nürnberg etwas näher angeschaut. BGA-only hat mich etwas abgeschreckt, das kann man nicht mehr sicher in der Bastelbude zusammenlöten. > Taugt Yosys etwas, bevorzugt im Zusammenspiel mit Modelsim/Questasim > auf der snthetisierten Seite und VHDL als Quelle? Das (wenige), was ich bisher probiert habe, funktionierte.
> Ich würde evtl. versuchen, meine triple module redundant library > als Ersatz für standard_logic und standard_logic_vector in > zeitgenössischer Sprache zu re-implementieren. > Mit Xilinx Virtex5 bin ich schon mal auf die Nase gefallen, als > ich für die space/mil-Version wegen ITAR nicht mal die Löt- > vorschriften bekomen habe, geschweige denn Chips. Dann war deine Institution zu unfähig, die entsprechende Exportgenehmigung bei den Amis zu beantragen. Normalerweise ist das für ne etablierte Defense/Space-Firma kein Problem, ggf. muss man halt eine Kooperation mit amerikanischen (oder fränzosischen) Partnern eingehen. Hier hätte vielleicht schon der Wechsel von CGA auf BGA geholfen. Und für EGSE/Test-Boards tun es auch die "normale" Chip-Varianten. Vor ca. 4 Wochen beim Tag der Raumfahrt hat man bspw. bei Airbus in Taufkirchen boards mit Virtex-FPGA gezeigt, die für einen Standard-Satellitenbus waren. Da hies es lediglich, "Ist teuer" aber sonst keine unlösbaren Probleme damit: Beitrag "Veranstaltungstipp deutschlandweit: Tag der Raumfahrt 29.03.25" > Und das für > Zeugs, das auf die ISS sollte. > > Da kommt Design und Backen der Chips in Köln & Dresden gerade recht. Also es geht um space gehärtetes/taugliches PLD (Dreifach redundanz/ISS) ?! Da sollte man doch zuerst prüfen, ob die in der Fab verwendete Halbleitertechnologie dafür geeignet ist, auch hinsichtlich LatchUp-Gefahr etc.. Ich kann mich nicht erinnern, das Infineon in Dresden dergleichen im Angebot hat, vor 20 Jahren war das Actel? bei Stuttgart? und heute sind es einige PLD-Serien wie PolarFire von Mikrochip: https://www.microchip.com/en-us/products/fpgas-and-plds/radiation-tolerant-fpgas * https://www.st.com/en/space-products/rad-hard-asic-platforms.html Einige von denen haben dreifach-redundante FF gleich eingebaut. OK, bei der ISS unterhalb des Strahlungsgürtels weniger kritisch, aber wenn man gleich eine "Bibliothek" vorhat, sollte man das auch auf Anwendungen unter "ganz harten Bedingungen" auslegen. Als eine Hauptanwendung von GateMate nennen diese selbst Retro-Computing und verweisen auf dafür ausgelegte Boards, bspw. von olimex: https://www.olimex.com/Products/FPGA/GateMate/GateMateA1-EVB/open-source-hardware
:
Bearbeitet durch User
Ich hab mir das Teil mal ganz kurz angeschaut, aber die Alternativen sind für den Hobbybastler deutlich besser geeignet. Im Moment sind meine Favoriten die Gowin Reihe (Tang Nano 20k und 9k), Anlogic EF2M45 und der gute alte Cyclone I-IV. Die gibt es günstig in handlötbaren Gehäusen und die Software funktioniert soweit ohne Probleme. (Gowin EDA und TD funktionieren wirklich gut in einer VM )
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.