Bauteil: AD7980

Datenblatt öffnen (PDF) von analog.com

Im Forum und im Wiki

  • Thread

    Problem mit der Flankenerkennung

    Hallo alle zusammen, ICh arbeite gerade an einem interface eines AD7980 mittels VHDL und habe ein problem von dem ich die ursache nicht kenne. Im Anhang sind einmal das AD7980 interface, die Topl Level entity, die Testbench und ein Modell des AD7980 zu finden. Das modell

    Fall egal. Es taktet einfach immer nur 16 bit auf anfrage raus. Das eigentlich Problem ist die AD7980interface.vhd. im aquisition zustand sollen die über die Miso Line empfangenen bits mit der fallenden Taktflanke des Clken signals eingelesen werden, aber in der simulation werden die Bits bei steigender

    FPGA, VHDL & Co. ·S.G · ·10 Antworten

  • Datei

    Toplevel.vhd

    begin AD7980 : AD7980interface Generic MAP ( SCKLFREQ => 62500000) PORT MAP ( CLK =>TOP_Level_CLK, CNVstart =>CNVsignal, SCLK =>SCLKsignal, MISO =>MISOsignal, DataOut => TOP_Level_DataOut); AD7980Modellinstanz: Modell_AD7980 PORT MAP ( CNV => CNVsignal, SCK => SCLKsignal, MISO => MISOsignal, CLK =>TOP_Level_CLK ); end Behavioral;

    in „Problem mit der Flankenerkennung“ · FPGA, VHDL & Co. ·

  • Datei

    Modell_AD7980.vhd

    Company: -- Engineer: -- -- Create Date: 09:20:26 08/11/2014 -- Design Name: -- Module Name: Modell_AD7980 - Behavioral -- Project Name: -- Target Devices: -- Tool versions: -- Description: -- -- Dependencies: -- -- Revision: -- Revision 0.01 - File Created -- Additional Comments: -- -------------------

    in „Problem mit der Flankenerkennung“ · FPGA, VHDL & Co. ·

  • Datei

    AD7980interface.vhd

    -- Company: -- Engineer: -- -- Create Date: 17:36:49 08/10/2014 -- Design Name: -- Module Name: AD7980interface - Behavioral -- Project Name: -- Target Devices: -- Tool versions: -- Description: -- -- Dependencies: -- -- Revision: -- Revision 0.01 - File Created -- Additional Comments: -- ----------

    in „Problem mit der Flankenerkennung“ · FPGA, VHDL & Co. ·

  • Thread

    400ksps Analog-Digitalwandlung für Dummies

    vc.html Hier wird zwar ein 18-Bit ADC (AD7984) verwendet, in meinem Fall käme das 16-Bit-Pendant AD7980 in Frage. Abgesehen davon sollte die Schaltung wohl ganz gut zu meinem Anwendungsfall passen. Würde ich diese Schaltung so übernehmen, blieben nur noch ein paar wenige Fragen über: * DC-Anteile sind

    würde ich jetzt in dieser konkreten Schaltung die Spannungen begrenzen? (Zur Info, Datenblatt AD7980: http://www.analog.com/static/imported-files/data_sheets/AD7980.pdf) Gruß Daniel

    Analoge Elektronik und Schaltungstechnik ·Colt F. · ·10 Antworten

  • Thread

    Serieller ADC mit 16Bit und 50kHz gesucht

    LTC1864 oder AD7980 Taktfrequenz muss aber bei allen seriellen ADCs viel höher sein, denn die haben auch eine feste minimale Wandlungszeit, in der nix per SPI übertragen werden kann. Beim AD7980 sind das 500 bis 700

    Mikrocontroller und Digitale Elektronik ·Gast · ·5 Antworten

  • Thread

    externer ADC mit dsPIC33FJ256GP710A

    In meinem Projekt soll ich einen AD7980 über SPI mit einem dsPIC33FJ256GP710A auslesen, das Problem ist nun jetzt das ich beim Programmieren Anfänger bin und daher total überfordert bin. Nun hätte ich die Frage ob jemand Erfahrungen

    über SPI was kann das jetzt genau?? Und ich weis auch leider nicht wie ich die Daten aus dem AD7980 mit dem SPI herauslesen kann. Ich weis das es viele Sachen die ich wissen will aber ich hoffe du kannst mir weiterhelfen. lg mauriii

    Mikrocontroller und Digitale Elektronik ·mauriii · ·2 Antworten

  • Thread

    Verständnisfragen beim ad7980 oversampling

    oversampling bei einem adc anwenden und habe ein paar verständnisschwierigkeiten. Also es geht um den ad7980 der mit 1Ms sampelt. Mein zu messendes Signal hat max eine frequenz von 20khz as dann einem oversampling Ratio von 50 entspricht. Jetzt wird aber eine referenzspannung von 2,5V benutzt und laut Datenblatt

    Analoge Elektronik und Schaltungstechnik ·Dexter · ·2 Antworten

Alle 16 Treffer zu AD7980 anzeigen